JPS5929457A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS5929457A JPS5929457A JP14010382A JP14010382A JPS5929457A JP S5929457 A JPS5929457 A JP S5929457A JP 14010382 A JP14010382 A JP 14010382A JP 14010382 A JP14010382 A JP 14010382A JP S5929457 A JPS5929457 A JP S5929457A
- Authority
- JP
- Japan
- Prior art keywords
- diffusion layer
- base
- emitter
- current
- cross
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 9
- 239000004065 semiconductor Substances 0.000 title claims description 6
- 238000009792 diffusion process Methods 0.000 claims abstract description 52
- 239000000758 substrate Substances 0.000 claims abstract description 8
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 3
- 239000012535 impurity Substances 0.000 claims description 6
- 239000000463 material Substances 0.000 claims description 2
- 230000003647 oxidation Effects 0.000 claims description 2
- 230000001590 oxidative effect Effects 0.000 claims description 2
- 239000011248 coating agent Substances 0.000 claims 1
- 238000000576 coating method Methods 0.000 claims 1
- 239000007800 oxidant agent Substances 0.000 claims 1
- 229920002120 photoresistant polymer Polymers 0.000 abstract description 10
- 229910052581 Si3N4 Inorganic materials 0.000 abstract description 8
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 abstract description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 6
- 238000000034 method Methods 0.000 abstract description 6
- 229910052710 silicon Inorganic materials 0.000 abstract description 6
- 239000010703 silicon Substances 0.000 abstract description 6
- 230000003321 amplification Effects 0.000 abstract description 4
- 230000004888 barrier function Effects 0.000 abstract description 4
- 238000003199 nucleic acid amplification method Methods 0.000 abstract description 4
- 239000012141 concentrate Substances 0.000 abstract 1
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 5
- 229910052796 boron Inorganic materials 0.000 description 5
- 229910052814 silicon oxide Inorganic materials 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 238000009826 distribution Methods 0.000 description 4
- 230000007423 decrease Effects 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 230000002159 abnormal effect Effects 0.000 description 1
- FFBHFFJDDLITSX-UHFFFAOYSA-N benzyl N-[2-hydroxy-4-(3-oxomorpholin-4-yl)phenyl]carbamate Chemical compound OC1=C(NC(=O)OCC2=CC=CC=C2)C=CC(=C1)N1CCOCC1=O FFBHFFJDDLITSX-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000004070 electrodeposition Methods 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 230000008646 thermal stress Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は半導体装置、特に集積回路用トランジスタの製
造方法に関し、さらに詳述すれば二重拡散にてトランジ
スタを形成する際にそのベースとなる第1拡散層の断面
形状を曲線的に変化させて形成することによシ、電流零
fc k向上させたトランジスタの製造方法に関するも
のである。
造方法に関し、さらに詳述すれば二重拡散にてトランジ
スタを形成する際にそのベースとなる第1拡散層の断面
形状を曲線的に変化させて形成することによシ、電流零
fc k向上させたトランジスタの製造方法に関するも
のである。
一般に隼わ1(回路の高密度化によりトランジスタの素
子面積が縮小化され、それに伴ってトランジスタの電流
容量が低下しつつある。以下、トランジスタとしてNP
N 7:、Q ) 2ンジスクの場合を例にとって説明
する。
子面積が縮小化され、それに伴ってトランジスタの電流
容量が低下しつつある。以下、トランジスタとしてNP
N 7:、Q ) 2ンジスクの場合を例にとって説明
する。
従来、この種のトランジスタを製造する場合は、第1図
(R)に示すように、Nuシリコン基板(1)上のN型
低濃V屑内にP型のベース拡散層(7)を第1拡散/?
’Jとして形成し、このベース拡散)fl (7)内の
所定領域にN型のエミッタ拡散層(8)を第2拡11り
層として形成した後、これら各拡散済(+3) 、 (
7)および(8a)上にそれぞれエミッタ電極(10)
、ベース電極(11)およびコレクタII極(12)
f6:被着形成する方法がとられている。なお、図中、
(8a)は電極取出し用のN型高濃度拡散層、(9)
は保護膜としてのシリコン酸化膜である。
(R)に示すように、Nuシリコン基板(1)上のN型
低濃V屑内にP型のベース拡散層(7)を第1拡散/?
’Jとして形成し、このベース拡散)fl (7)内の
所定領域にN型のエミッタ拡散層(8)を第2拡11り
層として形成した後、これら各拡散済(+3) 、 (
7)および(8a)上にそれぞれエミッタ電極(10)
、ベース電極(11)およびコレクタII極(12)
f6:被着形成する方法がとられている。なお、図中、
(8a)は電極取出し用のN型高濃度拡散層、(9)
は保護膜としてのシリコン酸化膜である。
ところで、このようにして形成されたトランジスタは第
1図(b)に示す特性を有しており、ここで第2図tよ
大電流領域におけるエミッタ拡散層(8)の直下のコレ
クタ電流分布を示したものである。第1図(b)におい
て、大電流領域になると、ベース電流も増えるため、ベ
ース電流がベース電極(11)よりエミッタ拡散層(8
)へ到達する間にベース拡散層(7)内部の抵抗によυ
生ずる電圧降下が無視できなくなる。そして、トランジ
スタの動作を大電流にするに従って上記電圧降下は犬き
くなり、ベース拡散層(7)とエミッタ拡散層(8)の
接合部分の電位差はエミッタ拡散層(8)の各部分で異
なるものとなる。
1図(b)に示す特性を有しており、ここで第2図tよ
大電流領域におけるエミッタ拡散層(8)の直下のコレ
クタ電流分布を示したものである。第1図(b)におい
て、大電流領域になると、ベース電流も増えるため、ベ
ース電流がベース電極(11)よりエミッタ拡散層(8
)へ到達する間にベース拡散層(7)内部の抵抗によυ
生ずる電圧降下が無視できなくなる。そして、トランジ
スタの動作を大電流にするに従って上記電圧降下は犬き
くなり、ベース拡散層(7)とエミッタ拡散層(8)の
接合部分の電位差はエミッタ拡散層(8)の各部分で異
なるものとなる。
したがって、第1図(ロ))に示すトランジスタ構造か
ら明らかなように、ベース電極(11)に遠いエミッタ
拡散層(8)#1どベース拡散Fl(7)との電位差が
小さくなるため、第1図(b)に示されるように、エミ
ッタ拡散層(8)の周囲部に電流が集中するようになる
。
ら明らかなように、ベース電極(11)に遠いエミッタ
拡散層(8)#1どベース拡散Fl(7)との電位差が
小さくなるため、第1図(b)に示されるように、エミ
ッタ拡散層(8)の周囲部に電流が集中するようになる
。
この現像が極端になると、エミッタ拡散層(8)の中央
部はほとんど電流駆動しなくなり、電流容量の不足や電
流集中による局所的な異常高温による接合破壊をもたら
すようになる。その結果、十分な電流容量が(Uられな
いという欠点があった。
部はほとんど電流駆動しなくなり、電流容量の不足や電
流集中による局所的な異常高温による接合破壊をもたら
すようになる。その結果、十分な電流容量が(Uられな
いという欠点があった。
本発明は、上記のような従来のものの欠点を除去するた
めになされたもので、エミッタ拡散層直下のベース拡散
層の断面形状を曲線的(て変化させることにより、小面
積でかつ電流容量を大きくして破壊耐mk向上させるこ
とのできるトランジスタの製造方法を提供することを目
的としている。
めになされたもので、エミッタ拡散層直下のベース拡散
層の断面形状を曲線的(て変化させることにより、小面
積でかつ電流容量を大きくして破壊耐mk向上させるこ
とのできるトランジスタの製造方法を提供することを目
的としている。
以下、本発明の実施例を図に基いてH+a明する。
第2図(a)乃至(f)は本発明による一実施例を説明
するだめのトランジスタの製造工程を示す側面断面図で
あり、ベース拡散層とエミッタ拡散〃?を作成する場合
を示したものである。第2図(n)において、まずN型
シリコン基板(1)の表面に数百久の熱酸化膜(2)を
形成するとともに1シリコン窒化膜(3)を非酸化物質
として500〜100OA程度の厚さで形成する。この
場合、熱酸化膜(2)はシリコン基板(1)の表面とシ
リコン窒化膜(3)との間の熱的ストレスf:緩和する
役割をもつ。次に、べ〜ス領域を指定するマスクを用い
て通常の写真製版技術によりベース領域以外に7オトレ
ジスタ(4)ヲ残し、これをバリアーにしてP型不純物
としてボロンを所定の濃度だけイオン注入せしめてボロ
ン注入層(5)全不純物拡散層として形成する。なお、
前記ボロン注入JV!(5)の深さはシリコン基板表面
より数千^程度にすぎない。
するだめのトランジスタの製造工程を示す側面断面図で
あり、ベース拡散層とエミッタ拡散〃?を作成する場合
を示したものである。第2図(n)において、まずN型
シリコン基板(1)の表面に数百久の熱酸化膜(2)を
形成するとともに1シリコン窒化膜(3)を非酸化物質
として500〜100OA程度の厚さで形成する。この
場合、熱酸化膜(2)はシリコン基板(1)の表面とシ
リコン窒化膜(3)との間の熱的ストレスf:緩和する
役割をもつ。次に、べ〜ス領域を指定するマスクを用い
て通常の写真製版技術によりベース領域以外に7オトレ
ジスタ(4)ヲ残し、これをバリアーにしてP型不純物
としてボロンを所定の濃度だけイオン注入せしめてボロ
ン注入層(5)全不純物拡散層として形成する。なお、
前記ボロン注入JV!(5)の深さはシリコン基板表面
より数千^程度にすぎない。
次いで、イオン注入時のバリアーとして用いたフォトレ
ジストを全部取り去り、新たに7オトレジストヲ塗布せ
しめて上記ボロン注入層(5)内のエミッタ領域にのみ
第2図(b)に示す如くフォトレジスト(6)を残す。
ジストを全部取り去り、新たに7オトレジストヲ塗布せ
しめて上記ボロン注入層(5)内のエミッタ領域にのみ
第2図(b)に示す如くフォトレジスト(6)を残す。
このとき、フォトレジスト(6)はエミッタ領域の面積
と同程度ないしは若干小さくなるように通常の写真製版
技術にて形成される。
と同程度ないしは若干小さくなるように通常の写真製版
技術にて形成される。
次いで、第2図(c)に示す如くフォトレジス)(6)
をバリアーにしてシリコン窒化膜(3)全除去し、その
後フォトレジスト(6)も除去する。かがる工程後高1
1.(1ooo 〜x15o℃)−c上記ポロy注入M
(5)全熱酸化しつつドライブすると、シリコン窒化膜
(3)の存在する付近はほとんど酸化されないため、ボ
ロン注入層(5)の深さがシリコン窒化膜のないところ
に比べて浅くなるU?、象を呈し、第2図(d)に示す
如くベース拡散/M(7a)が形成される。このため、
ベース拡散層(7a)の深さの断面形状は、第2図(d
)に示すように、エミック周辺部でなだらかな曲線を示
すことになる。
をバリアーにしてシリコン窒化膜(3)全除去し、その
後フォトレジスト(6)も除去する。かがる工程後高1
1.(1ooo 〜x15o℃)−c上記ポロy注入M
(5)全熱酸化しつつドライブすると、シリコン窒化膜
(3)の存在する付近はほとんど酸化されないため、ボ
ロン注入層(5)の深さがシリコン窒化膜のないところ
に比べて浅くなるU?、象を呈し、第2図(d)に示す
如くベース拡散/M(7a)が形成される。このため、
ベース拡散層(7a)の深さの断面形状は、第2図(d
)に示すように、エミック周辺部でなだらかな曲線を示
すことになる。
次いで、第2図(e)に示す如く、ベース拡散Rイ(7
a)内の所定領域にN型のエミッタ拡散層(8)および
シリコン基板表面にコレクタ電析用拡散f?1(8a)
を通常の写真製版技術と拡散またはA8゜Pのイオン注
入により形成する。さらに、エミッタ拡散後、保睡膜と
してシリコン酸化H慎9)を全面に形成し、このシリコ
ン酸化膜(9)を選択的に除去せしめてそれぞれエミッ
タ、ベースおよびコレクタ電極(10) 、 (11)
および(12)’を形成することにより、NPN型トラ
ンジスタ金製造することができる。
a)内の所定領域にN型のエミッタ拡散層(8)および
シリコン基板表面にコレクタ電析用拡散f?1(8a)
を通常の写真製版技術と拡散またはA8゜Pのイオン注
入により形成する。さらに、エミッタ拡散後、保睡膜と
してシリコン酸化H慎9)を全面に形成し、このシリコ
ン酸化膜(9)を選択的に除去せしめてそれぞれエミッ
タ、ベースおよびコレクタ電極(10) 、 (11)
および(12)’を形成することにより、NPN型トラ
ンジスタ金製造することができる。
このようにして製造されたトランジスタによると、Wj
2図(f)に示すように、エミッタ拡散層(8)の直下
のベース拡散/1if(7a)の断面形状から実効べ−
ス幅はエミッタ周辺で大きく、中央部で小さくなる。こ
れにより、前記エミッタ周辺でベース幅が大きくなれば
、その部分の電流増幅率は下がり、したがって、11℃
流は集中するほど流れなくなる。
2図(f)に示すように、エミッタ拡散層(8)の直下
のベース拡散/1if(7a)の断面形状から実効べ−
ス幅はエミッタ周辺で大きく、中央部で小さくなる。こ
れにより、前記エミッタ周辺でベース幅が大きくなれば
、その部分の電流増幅率は下がり、したがって、11℃
流は集中するほど流れなくなる。
すた、エミッタ中央部はその部分の電流増幅率が上がり
、ペースとの電位差が小さくともかなり電流を流せるよ
うになる。そのため、電流分布のすぐれたトランジスタ
が得られる。
、ペースとの電位差が小さくともかなり電流を流せるよ
うになる。そのため、電流分布のすぐれたトランジスタ
が得られる。
なお、上述ではトランジスタとしてNPN型トランジス
タに適用した場合について示したが、PNP型トランジ
スタであっても同様の効果を奏する。
タに適用した場合について示したが、PNP型トランジ
スタであっても同様の効果を奏する。
以上のように、本発明によれば、トランジスタにおける
ペース拡散層の内部抵抗により生ずる不均一なペース拡
散層とエミッタ拡散層との接合バイアスをエミッタ拡散
層直下のベース幅で相殺することにより、小面積で均一
な電流分布をもつことになり、これによって電流容量の
大きなものが得られる効果がある。
ペース拡散層の内部抵抗により生ずる不均一なペース拡
散層とエミッタ拡散層との接合バイアスをエミッタ拡散
層直下のベース幅で相殺することにより、小面積で均一
な電流分布をもつことになり、これによって電流容量の
大きなものが得られる効果がある。
第1図(a)は従来のNPN型トランジスタの11!1
面断面図、第1図(b)は第1図(a)におけるコレク
タ電流分布を示す図、第2図(a)乃至(f)は本発明
による一実施例を説明するためのNPN型トランジスタ
の製造工程を示す側面断面図である。 (1)・・・・N型シリコン基板、(2)・・・・熱酸
化膜、(3)−・・・シリコン屋化膜、(4)・・・・
フォトレジスト、(5)・・・・ポロン注入/M、(6
)・・・・フォトレジスト、(7)、(7a)・・・・
ペース拡散層、(8)・・・・エミッタ拡散層、(9)
・・・・シリコン酸化膜、(10)・・・・エミッタ…
取(11,)・・・・ペース電極、(1,2)・・・・
コレクタ電極。 代理人 葛野信− 第1図 第2図
面断面図、第1図(b)は第1図(a)におけるコレク
タ電流分布を示す図、第2図(a)乃至(f)は本発明
による一実施例を説明するためのNPN型トランジスタ
の製造工程を示す側面断面図である。 (1)・・・・N型シリコン基板、(2)・・・・熱酸
化膜、(3)−・・・シリコン屋化膜、(4)・・・・
フォトレジスト、(5)・・・・ポロン注入/M、(6
)・・・・フォトレジスト、(7)、(7a)・・・・
ペース拡散層、(8)・・・・エミッタ拡散層、(9)
・・・・シリコン酸化膜、(10)・・・・エミッタ…
取(11,)・・・・ペース電極、(1,2)・・・・
コレクタ電極。 代理人 葛野信− 第1図 第2図
Claims (2)
- (1)半導体基板上の第1導電型を有する第1拡散層内
に第1導電型と反対の導電型を有する第2拡散層を設け
る場合において、前記半導体基板上の第1拡散層を形成
すべき領域にあらかじめ不純物拡散層を形成し、前記不
純物拡散層内の所定領域に非酸化物質を被覆した後、前
記不純物拡散mk熱酸化処理により拡散制御して前記第
1拡散層を形成することにより、該第1拡散層の断面形
状を曲線的に変化せしめることを特徴とする半導体装置
の製造方法。 - (2)不純物拡散層内の所定領域に被覆する非酸化物質
を第2拡散層と関連させること金管機とする特許請求の
範囲第1項記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP14010382A JPS5929457A (ja) | 1982-08-10 | 1982-08-10 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP14010382A JPS5929457A (ja) | 1982-08-10 | 1982-08-10 | 半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS5929457A true JPS5929457A (ja) | 1984-02-16 |
Family
ID=15261007
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP14010382A Pending JPS5929457A (ja) | 1982-08-10 | 1982-08-10 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS5929457A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS57211906A (en) * | 1982-05-26 | 1982-12-25 | Sanyo Electric Co Ltd | Monorail type golfcart |
JPS62233005A (ja) * | 1986-03-31 | 1987-10-13 | Sanyo Electric Co Ltd | 電気車 |
-
1982
- 1982-08-10 JP JP14010382A patent/JPS5929457A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS57211906A (en) * | 1982-05-26 | 1982-12-25 | Sanyo Electric Co Ltd | Monorail type golfcart |
JPS62233005A (ja) * | 1986-03-31 | 1987-10-13 | Sanyo Electric Co Ltd | 電気車 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH0499384A (ja) | サイリスタおよびその製造方法 | |
JPH03136371A (ja) | サイリスタ及びその製造方法 | |
JPS5929457A (ja) | 半導体装置の製造方法 | |
JPS63177473A (ja) | 縦型mosfet | |
JPS61174666A (ja) | 半導体装置 | |
JP3105237B2 (ja) | Dmos型半導体装置の製造方法 | |
JPS62211955A (ja) | 半導体装置の製造方法 | |
JP3327658B2 (ja) | 縦型バイポーラトランジスタの製造方法 | |
JPS59124157A (ja) | 相補型半導体集積回路 | |
JPH01268169A (ja) | バイポーラトランジスタ | |
JPH0271526A (ja) | 半導体集積回路およびその製造方法 | |
JPS60123062A (ja) | 半導体集積回路の製造方法 | |
JPH07135315A (ja) | 半導体装置 | |
JPH02240965A (ja) | 逆導通ゲートターンオフサイリスタの製造方法 | |
JPH1027915A (ja) | 半導体装置の製造方法 | |
JPS58218159A (ja) | 相補型mos半導体装置 | |
JPH0330305B2 (ja) | ||
JPS6110275A (ja) | 半導体装置 | |
JPS60180138A (ja) | 半導体装置 | |
JPH03290968A (ja) | 絶縁ゲートバイポーラトランジスタの製造方法 | |
JPS60216583A (ja) | 半導体装置 | |
JPS61206219A (ja) | 半導体装置の製造方法 | |
JPS6222451A (ja) | 半導体基板のpn接合アイソレ−シヨン方法 | |
JPS5945228B2 (ja) | 半導体装置の製造方法 | |
JPH0786388A (ja) | 半導体装置及びその製造方法 |