JPH01240038A - ピーク値比較型タイミング再生方式 - Google Patents
ピーク値比較型タイミング再生方式Info
- Publication number
- JPH01240038A JPH01240038A JP63066387A JP6638788A JPH01240038A JP H01240038 A JPH01240038 A JP H01240038A JP 63066387 A JP63066387 A JP 63066387A JP 6638788 A JP6638788 A JP 6638788A JP H01240038 A JPH01240038 A JP H01240038A
- Authority
- JP
- Japan
- Prior art keywords
- peak value
- circuit
- impulse response
- clock
- line equalizer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 claims abstract description 5
- 238000000034 method Methods 0.000 claims description 8
- 238000011084 recovery Methods 0.000 claims description 6
- 238000012935 Averaging Methods 0.000 description 10
- 238000010586 diagram Methods 0.000 description 10
- 230000005540 biological transmission Effects 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- 238000011069 regeneration method Methods 0.000 description 4
- 230000003111 delayed effect Effects 0.000 description 2
- 238000005070 sampling Methods 0.000 description 2
- 230000010354 integration Effects 0.000 description 1
- 230000008929 regeneration Effects 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［目 次コ
概要
産業上の利用分野
従来の技術（第７〜９図）
発明が解決しようとする課題
課題を解決するための手段（第１図）
作 用（第１図）
実施例（第２〜６図）
発明の効果
［概 要］
ディジタル伝送装置の受信側に設けられる線路等化器の
出力から再生クロックの抽出を行なうタイミング再生方
式に関し、 １周期前のインパルス応答のピーク値を記憶しておき、
この１周期前のインパルス応答のピーク値と現在のイン
パルス応答のピーク値とを比較することにより、再生ク
ロックに位相誤差を生じさせることなくクロックを再生
することを目的とし。
出力から再生クロックの抽出を行なうタイミング再生方
式に関し、 １周期前のインパルス応答のピーク値を記憶しておき、
この１周期前のインパルス応答のピーク値と現在のイン
パルス応答のピーク値とを比較することにより、再生ク
ロックに位相誤差を生じさせることなくクロックを再生
することを目的とし。
線路等化器の出力から受信データシンボルの識別結果お
よびサンプル値を検出し、その検出結果から該線路等化
器出力のインパルス応答のピーク値ｈｎ（０）を一定周
期ごとに演算し、これと１周期前のインパルス応答のピ
ーク値ｈｎ−１（０）との比較結果に基づき、再生クロ
ックの位相制御を行なうように構成する。
よびサンプル値を検出し、その検出結果から該線路等化
器出力のインパルス応答のピーク値ｈｎ（０）を一定周
期ごとに演算し、これと１周期前のインパルス応答のピ
ーク値ｈｎ−１（０）との比較結果に基づき、再生クロ
ックの位相制御を行なうように構成する。
［産業上の利用分野］
本発明は、ディジタル伝送装置の受信側に設けられる線
路等化器の出力から再生クロックの抽出を行なうタイミ
ング再生方式に関する。
路等化器の出力から再生クロックの抽出を行なうタイミ
ング再生方式に関する。
［従来の技術］
第７図に従来の最も一般的なタイミング再生方式のブロ
ック図を示す。この第７図に示すタイミング再生方式で
は、伝送線路の特性により劣化した受信信号が、線路等
化器３１により波形整形され、スライサ３２で、あるし
きい値にスライスされ、タンク回路３３へ入力される。
ック図を示す。この第７図に示すタイミング再生方式で
は、伝送線路の特性により劣化した受信信号が、線路等
化器３１により波形整形され、スライサ３２で、あるし
きい値にスライスされ、タンク回路３３へ入力される。
タンク回路３３としては、Ｌ−Ｃタンク（Ｌはインダク
タンス、Ｃは容量）あるいはメカニカルフィルタ等が使
用され、このタンク回路３３°で、受信信号の周波数成
分を得、更にＰ Ｌ Ｌ （Ｐｈａｓｅ Ｌｏｏｋｅｄ
Ｌｏｏｐ）回路３４によって、再生クロックを得るよ
うになっている。
タンス、Ｃは容量）あるいはメカニカルフィルタ等が使
用され、このタンク回路３３°で、受信信号の周波数成
分を得、更にＰ Ｌ Ｌ （Ｐｈａｓｅ Ｌｏｏｋｅｄ
Ｌｏｏｐ）回路３４によって、再生クロックを得るよ
うになっている。
ところで、上記のようなタイミング再生回路も含めた伝
送装置を構成するには、ＬＳＩ化が必要であるとされて
いるが、第７図に示すようにタンク回路を有するもので
は、ＬＳＩ化が困難である。
送装置を構成するには、ＬＳＩ化が必要であるとされて
いるが、第７図に示すようにタンク回路を有するもので
は、ＬＳＩ化が困難である。
そこで、第８図に示すごとく、タンク回路を使用せずに
、線路等化器の出力波形振幅のサンプル値および受信デ
ータシンボルから線路等化器の出力のインパルス応答ｈ
（１）［このｈ（１）は第９図に示すようにインパルス
応答が０のところ］を。
、線路等化器の出力波形振幅のサンプル値および受信デ
ータシンボルから線路等化器の出力のインパルス応答ｈ
（１）［このｈ（１）は第９図に示すようにインパルス
応答が０のところ］を。
インパルス応答演算回路２１で演算し、インパルス応答
ｈ（１）が正であるか負であるかを比較器２３で比較し
、この比較結果に応じて、ＰＬＬ回路部２４で再生クロ
ックの位相制御を行なう方式が提案されている（Ｍｕｅ
ｌｌｅｒ等の文献“ＴｉｍｉｎｇＲｅｃｏｖｅｒｙ ｉ
ｎ Ｄｉｇｉｔａｌ ５ｙｎｃｈｒｏｎｏｕｓ Ｄａｔ
ａＲｅｃｅｉｅｖｅｒｓ”参照）、ｌ なお、第８図中のインパルス応答演算回路２１は、ｋｎ
Ｘｎと、このｋｎＸｎに対し一定期間Ｔだけ遅延させた
ｋ ｒ、ｌＸ ｎ−１とを足しあわせ、さらにｋｎ−Ｉ
Ｘ、１に対しＴだけ遅延させたｋ ｒｌ−２Ｘ ｎ−２
を引く演算を行なって、インパルス応答ｈ（１）を求め
るもので、このため、シフトレジスタのごとき遅延回路
２１１．２１２，２１３，２１４．重み関数演算回路２
１５２乗算回路２１６，２１７，２１８゜加減回路２１
９を有している。
ｈ（１）が正であるか負であるかを比較器２３で比較し
、この比較結果に応じて、ＰＬＬ回路部２４で再生クロ
ックの位相制御を行なう方式が提案されている（Ｍｕｅ
ｌｌｅｒ等の文献“ＴｉｍｉｎｇＲｅｃｏｖｅｒｙ ｉ
ｎ Ｄｉｇｉｔａｌ ５ｙｎｃｈｒｏｎｏｕｓ Ｄａｔ
ａＲｅｃｅｉｅｖｅｒｓ”参照）、ｌ なお、第８図中のインパルス応答演算回路２１は、ｋｎ
Ｘｎと、このｋｎＸｎに対し一定期間Ｔだけ遅延させた
ｋ ｒ、ｌＸ ｎ−１とを足しあわせ、さらにｋｎ−Ｉ
Ｘ、１に対しＴだけ遅延させたｋ ｒｌ−２Ｘ ｎ−２
を引く演算を行なって、インパルス応答ｈ（１）を求め
るもので、このため、シフトレジスタのごとき遅延回路
２１１．２１２，２１３，２１４．重み関数演算回路２
１５２乗算回路２１６，２１７，２１８゜加減回路２１
９を有している。
ここで、ｋ ｎ ｒ ｋ Ｉ）１ ｔ ｋ Ｉ）２は重
み係数で、受信データシンボルａｎ＋ ａｎ−１ｐ ａ
ｌ）２より決定され・ｘｎ、ｘｎ−１，ｘＩ）２はサン
プル値である。
み係数で、受信データシンボルａｎ＋ ａｎ−１ｐ ａ
ｌ）２より決定され・ｘｎ、ｘｎ−１，ｘＩ）２はサン
プル値である。
さらに、ＰＬＬ回路部２４は、原発振器２４１をもった
制御回路２４２を有している。
制御回路２４２を有している。
なお、第８図中の２５は受信データシンボルを識別する
識別回路、２６は所要の周期ごとにリセット信号を出す
周期カウンタである。
識別回路、２６は所要の周期ごとにリセット信号を出す
周期カウンタである。
［発明が解決しようとする課題］
しかしながら、この第８図に示す従来のタイミング再生
方式では、第９図に示すインパルス応答のピーク値ｈ（
０）から１タイムスロツトＴ後の振幅値ｈ（１）が０に
なることを前提にして、再生クロックの位相制御を行な
っているので、実際の線路等化器のインパルス応答ｈ（
１）が０にならない場合は、位相誤差が発生するという
問題点がある。
方式では、第９図に示すインパルス応答のピーク値ｈ（
０）から１タイムスロツトＴ後の振幅値ｈ（１）が０に
なることを前提にして、再生クロックの位相制御を行な
っているので、実際の線路等化器のインパルス応答ｈ（
１）が０にならない場合は、位相誤差が発生するという
問題点がある。
本発明は、このような問題点に鑑みてなされたもので、
１周期前のインパルス応答のピーク値を記憶しておき、
この１周期前のインパルス応答のピーク値と現在のイン
パルス応答のピーク値とを比較することによって、再生
クロックに位相誤差を生じさせることなくクロックを再
生できるようにした、ピーク値比較型タイミング再生方
式を提供することを目的とする。
１周期前のインパルス応答のピーク値を記憶しておき、
この１周期前のインパルス応答のピーク値と現在のイン
パルス応答のピーク値とを比較することによって、再生
クロックに位相誤差を生じさせることなくクロックを再
生できるようにした、ピーク値比較型タイミング再生方
式を提供することを目的とする。
［課題を解決するための手段］
第１図は本発明の原理ブロック図である。
この第１図において、１は線路等化器で、この線路等化
器１は、伝送線路の特性により劣化した受信信号を波形
整形するものである。
器１は、伝送線路の特性により劣化した受信信号を波形
整形するものである。
２はサンプル回路、３は識別回路で、サンプル回路２は
線路等化器１の出力波形振幅のサンプル値を求めるもの
で、識別回路３は線路等化ｌｌ７ｉ１の出力から受信デ
ータシンボルを求めるものである。
線路等化器１の出力波形振幅のサンプル値を求めるもの
で、識別回路３は線路等化ｌｌ７ｉ１の出力から受信デ
ータシンボルを求めるものである。
４はインパルス応答演算回路で、このインパルス応答演
算回路４は識別回路３で得られた受信データシンボルの
識別結果およびサンプル回路２で得られたサンプル値か
らインパルス応答のピーク値ｈｎ（０）を一定周期ごと
に演算するものである。
算回路４は識別回路３で得られた受信データシンボルの
識別結果およびサンプル回路２で得られたサンプル値か
らインパルス応答のピーク値ｈｎ（０）を一定周期ごと
に演算するものである。
５はピーク値比較回路で、このピーク値比較回路５はあ
るインパルス応答のピーク値ｈｎ（０）とその１周期前
のインパルス応答のピーク値りよ、（０）とを比較する
ものである。
るインパルス応答のピーク値ｈｎ（０）とその１周期前
のインパルス応答のピーク値りよ、（０）とを比較する
ものである。
６は制御決定回路で、この制御決定回路６は、インパル
ス応答のピーク値ｈｎ（０）、ｂｒ、４（０）の比較結
果に基づき、インパルス応答のピーク値６口（０）がイ
ンパルス応答のピーク値ｂｎ−１（０）より大きい場合
は、制御回路７に前回と同方向に再生クロックの位相制
御を行なわせる一方、インパルス応答のピーク値ｈｎ（
０）がインパルス応答のピーク値ｈｎ−１（０）より小
さい場合は、制御回路７に前回と逆方向に再生クロック
の位相制御を行なわせるものである。
ス応答のピーク値ｈｎ（０）、ｂｒ、４（０）の比較結
果に基づき、インパルス応答のピーク値６口（０）がイ
ンパルス応答のピーク値ｂｎ−１（０）より大きい場合
は、制御回路７に前回と同方向に再生クロックの位相制
御を行なわせる一方、インパルス応答のピーク値ｈｎ（
０）がインパルス応答のピーク値ｈｎ−１（０）より小
さい場合は、制御回路７に前回と逆方向に再生クロック
の位相制御を行なわせるものである。
なお、制御回路７と原発振器８でディジタルＰＬＬ （
ＤＰＬＬ）回路部を構成する。
ＤＰＬＬ）回路部を構成する。
また、９は周期カウンタで、この周期カウンタ９は所要
の周期ごとにリセット信号を出すものである。
の周期ごとにリセット信号を出すものである。
［作 用］
このような構成により、まず線路等化器１の出力から識
別回路３で受信データシンボルの識別結果を検出すると
ともに、サンプル回路２でサンプル値を検出し、その検
出結果からインパルス応答演算回路４で線路等化器出力
のインパルス応答のピーク値ｈｎ（０）を一定周期ごと
に演算する。
別回路３で受信データシンボルの識別結果を検出すると
ともに、サンプル回路２でサンプル値を検出し、その検
出結果からインパルス応答演算回路４で線路等化器出力
のインパルス応答のピーク値ｈｎ（０）を一定周期ごと
に演算する。
そして、ピーク値比較回路５で、インパルス応答のピー
ク値ｈｎ（０）＝ ｈｎ−１（０）を比較し、この比較
結果に基づいて、クロック制御決定回路６は、インパル
ス応答のピーク値ｈｎ（０）がインパルス応答のピーク
値ｈヤ、（０）より大きい場合には、クロック制御回路
７に前回と同方向に再生クロックの位相制御を行なわせ
る一方、インパルス応答のピーク値ｈｎ（０）がインパ
ルス応答のピーク値ｈｎ−１（ｏ）より小さい場合には
、クロック制御回路７に前回と逆方向に再生クロックの
位相制御を行なわせる。
ク値ｈｎ（０）＝ ｈｎ−１（０）を比較し、この比較
結果に基づいて、クロック制御決定回路６は、インパル
ス応答のピーク値ｈｎ（０）がインパルス応答のピーク
値ｈヤ、（０）より大きい場合には、クロック制御回路
７に前回と同方向に再生クロックの位相制御を行なわせ
る一方、インパルス応答のピーク値ｈｎ（０）がインパ
ルス応答のピーク値ｈｎ−１（ｏ）より小さい場合には
、クロック制御回路７に前回と逆方向に再生クロックの
位相制御を行なわせる。
［実施例］
以下、図面を参照して本発明の詳細な説明する。
第２図は本発明の一実施例を示すブロック図で。
この第２図において、インパルス応答演算四ＩＲ４は、
識別回路３で得られた受信データシンボルの識別結果お
よびサンプル回路２で得られたサンプル値からインパル
ス応答のピーク値ｈｎ（０）を−定周期ごとに演算する
ものである。このために、このインパルス応答演算回路
４は、シフトレジスタのごとき遅延回路４１，４２，４
．３，４４．重み関数演算回路４５９乗算回路４６，４
７．４８゜加減回路５０を有して、第８図に示すインパ
ルス応答演算回路２１とほぼ同様の回路構成になってい
る。
識別回路３で得られた受信データシンボルの識別結果お
よびサンプル回路２で得られたサンプル値からインパル
ス応答のピーク値ｈｎ（０）を−定周期ごとに演算する
ものである。このために、このインパルス応答演算回路
４は、シフトレジスタのごとき遅延回路４１，４２，４
．３，４４．重み関数演算回路４５９乗算回路４６，４
７．４８゜加減回路５０を有して、第８図に示すインパ
ルス応答演算回路２１とほぼ同様の回路構成になってい
る。
なお、ランダム等化出力（サンプル値Ｘｋをこるための
アナログ出力）Ｘ、再生クロックデータシンボルａｌと
の関係は、第３図のようになる。
アナログ出力）Ｘ、再生クロックデータシンボルａｌと
の関係は、第３図のようになる。
即ち、ランダム等化出力が最大・最小値を境にして、デ
ータシンボルの符号が反転している。
ータシンボルの符号が反転している。
１０は平均化回路であるが、この平均化回路１０は、レ
ジスタ１０１の記憶値とインパルス応答演算回路４の演
算値とを加算回路１０２で足し、この加算結果を再度レ
ジスタ１０１に記憶して、インパルス応答のピーク値ｈ
ｎ（０）の平均値を求めるもので、平均化回数は周期カ
ウンタ９によって制御される。
ジスタ１０１の記憶値とインパルス応答演算回路４の演
算値とを加算回路１０２で足し、この加算結果を再度レ
ジスタ１０１に記憶して、インパルス応答のピーク値ｈ
ｎ（０）の平均値を求めるもので、平均化回数は周期カ
ウンタ９によって制御される。
１１はレジスタで、このレジスタ１１は１周期前のイン
パルス応答のピーク値ｈｎ（０）を記憶しておくもので
ある。
パルス応答のピーク値ｈｎ（０）を記憶しておくもので
ある。
そして、平均化回路１ｏからのインパルス応答のピーク
値ｈｎ（０）と、レジスタ１１の１周期前のインパルス
応答のピーク値ｈｎ−１（０）とは、ピーク値比較回路
５へ入力され、このピーク値比較回路５で比較される。
値ｈｎ（０）と、レジスタ１１の１周期前のインパルス
応答のピーク値ｈｎ−１（０）とは、ピーク値比較回路
５へ入力され、このピーク値比較回路５で比較される。
１２はクロック制御決定回路で、このクロック制御決定
回路１２は、第１図の制御決定回路６に相当するもので
、インパルス応答のピーク値ｈｎ（０）、ｈｎ−１（０
）の比較結果に基づき、インパルス応答のピーク値ｈｎ
（０）がインパルス応答のピーク値ｈｎ−１（０）より
大きい場合は、クロック制御回路１３に前回と同方向に
再生クロックの位相制御を行なわせる一方、インパルス
応答のピーク値ｈｎ（０）がインパルス応答のピーク値
ｈｎ−１（０）より小さい場合は、クロック制御回路１
・３に前回と逆方向に再生クロックの位相制御を行なわ
せるものである。この場合、クロック制御決定回路１２
からは、位相制御方向を決定する信号のほか。
回路１２は、第１図の制御決定回路６に相当するもので
、インパルス応答のピーク値ｈｎ（０）、ｈｎ−１（０
）の比較結果に基づき、インパルス応答のピーク値ｈｎ
（０）がインパルス応答のピーク値ｈｎ−１（０）より
大きい場合は、クロック制御回路１３に前回と同方向に
再生クロックの位相制御を行なわせる一方、インパルス
応答のピーク値ｈｎ（０）がインパルス応答のピーク値
ｈｎ−１（０）より小さい場合は、クロック制御回路１
・３に前回と逆方向に再生クロックの位相制御を行なわ
せるものである。この場合、クロック制御決定回路１２
からは、位相制御方向を決定する信号のほか。
位相制御タイミングを与えるための信号も出力される。
なお、１４はクロック制御決定回路１２へ１回前の制御
方向を与えるレジスタである。
方向を与えるレジスタである。
また、クロック制御回路１３（これは第１図の制御回路
７に相当するものである）と、原発振器８とで、ディジ
タルＰＬＬ （ＤＰＬＬ）回路部を構成する。
７に相当するものである）と、原発振器８とで、ディジ
タルＰＬＬ （ＤＰＬＬ）回路部を構成する。
さらに、周期カウンタ９は、インパルス応答演算回路４
．平均化回路１０．レジスタ１１．比較回路５．クロッ
ク制御決定回路１２．クロック制御回路１３に、所要の
周期（一定周期）ごとにリセット信号を出し、インパル
ス応答の演算周期。
．平均化回路１０．レジスタ１１．比較回路５．クロッ
ク制御決定回路１２．クロック制御回路１３に、所要の
周期（一定周期）ごとにリセット信号を出し、インパル
ス応答の演算周期。
ＤＰＬＬ回路での制御周期等を決定する。
上述の構成により、まず線路等化器１の出力から識別回
路３で受信データシンボルの識別結果が検出されるとと
もに、サンプル回路２でサンプル値が検出され、その検
出結果からインパルス応答演算回路４で線路等化器出力
のインパルス応答のピーク値り。（０）が一定周期ごと
に演算され、その演算結果は平均化回路１０で平均化さ
れる。
路３で受信データシンボルの識別結果が検出されるとと
もに、サンプル回路２でサンプル値が検出され、その検
出結果からインパルス応答演算回路４で線路等化器出力
のインパルス応答のピーク値り。（０）が一定周期ごと
に演算され、その演算結果は平均化回路１０で平均化さ
れる。
そして、この平均化回路１ｏの出力は、ピーク値比較回
路５へ出力されるほか、レジスタ１１に記憶される。
路５へ出力されるほか、レジスタ１１に記憶される。
従って、ピーク値比較回路５では、平均化回路１ｏから
のあるインパルス応答のピーク値り。（０）と、レジス
タ１１からのインパルス応答のピーク値ｈ ｎ（０）よ
りも１周期前のインパルス応答のピーク値ｈｔ＋−１（
０）とが比較される。
のあるインパルス応答のピーク値り。（０）と、レジス
タ１１からのインパルス応答のピーク値ｈ ｎ（０）よ
りも１周期前のインパルス応答のピーク値ｈｔ＋−１（
０）とが比較される。
その後は、このピーク値比較回路５での比較結果に基づ
いて、クロック制御決定回路６が、インパルス応答のピ
ーク値ｈｎ（０）がインパルス応答のピーク値ｈｔ＋＝
１（０）より大きい場合は、クロック制御回路７に前回
と同方向に再生クロックの位相制御を行なわせる一方、
インパルス応答のピーク値ｈｎ（ｏ）がインパルス応答
のピーク値ｈｎ−１（０）より小さい場合は、クロック
制御回路７に前回と逆方向に再生クロックの位相制御を
行なわせる。
いて、クロック制御決定回路６が、インパルス応答のピ
ーク値ｈｎ（０）がインパルス応答のピーク値ｈｔ＋＝
１（０）より大きい場合は、クロック制御回路７に前回
と同方向に再生クロックの位相制御を行なわせる一方、
インパルス応答のピーク値ｈｎ（ｏ）がインパルス応答
のピーク値ｈｎ−１（０）より小さい場合は、クロック
制御回路７に前回と逆方向に再生クロックの位相制御を
行なわせる。
このように、インパルス応答のピーク値り。（０）とイ
ンパルス応答のピーク値ｈｎ−１（０）との大小関係に
よって、位相制御の方向を調整制御することにより、再
生クロックに位相誤差を生じさせることなく、クロック
を再生できるのである６さらに、タンク回路を用゛いな
いので、ＬＳＩ化にも適していることはいうまでもない
。
ンパルス応答のピーク値ｈｎ−１（０）との大小関係に
よって、位相制御の方向を調整制御することにより、再
生クロックに位相誤差を生じさせることなく、クロック
を再生できるのである６さらに、タンク回路を用゛いな
いので、ＬＳＩ化にも適していることはいうまでもない
。
なお、第２図に示す実施例では、サンプル回路２と識別
回路３とを分けて説明したが、第５図に示すごとく、サ
ンプル回路２および識別回路３をＡ／Ｄ変換器１５で置
換してもよい。この第５図において、演算制御部１６と
は、第２図のインパルス応答演算回路４．平均化回路１
０．レジスタ１１、比較回路５．クロック制御決定回路
１２゜周期カウンタ９．レジスタ１４を含んだ部分を指
す。このようにすれば、回路の簡素化かはかわる。
回路３とを分けて説明したが、第５図に示すごとく、サ
ンプル回路２および識別回路３をＡ／Ｄ変換器１５で置
換してもよい。この第５図において、演算制御部１６と
は、第２図のインパルス応答演算回路４．平均化回路１
０．レジスタ１１、比較回路５．クロック制御決定回路
１２゜周期カウンタ９．レジスタ１４を含んだ部分を指
す。このようにすれば、回路の簡素化かはかわる。
また、第６図に示すごとく、線路等化器１の前にＡ／Ｄ
変換器１７を配置してもよい。この場合はディジタル処
理による線路等化器が使用される。
変換器１７を配置してもよい。この場合はディジタル処
理による線路等化器が使用される。
なお、他の構成は、第２，５図と同じである。従って、
この第６図の場合も第５図とほぼ同条の効果ないし利点
が得られる。
この第６図の場合も第５図とほぼ同条の効果ないし利点
が得られる。
［発明の効果］
以上詳述したように、本発明のピーク値比較型タイミン
グ再生方式によれば、タンク回路を用いないので、ＬＳ
Ｉ化にも適しているほか、１周期前のインパルス応答の
ピーク値を記憶しておき、１周期的のインパルス応答の
ピーク値と現在のインパルス応答のピーク値とを比較し
、この比較結果に応じて再生クロックの位相制御を行な
うので、タイミングジッタを十分に抑制して、再生クロ
ックの位相誤差を生じさせないようにしながら、クロッ
クを再生できる利点がある。
グ再生方式によれば、タンク回路を用いないので、ＬＳ
Ｉ化にも適しているほか、１周期前のインパルス応答の
ピーク値を記憶しておき、１周期的のインパルス応答の
ピーク値と現在のインパルス応答のピーク値とを比較し
、この比較結果に応じて再生クロックの位相制御を行な
うので、タイミングジッタを十分に抑制して、再生クロ
ックの位相誤差を生じさせないようにしながら、クロッ
クを再生できる利点がある。
第１図は本発明の原理ブロック図。
第２図は本発明の一実施例を示すブロック図、第３，４
図はいずれも本発明の一実施例の作用説明図、 第５，６図はそれぞれ本発明の他の実施例を示すブロッ
ク図、 第７図は従来例を示すブロック図、 第８図は他の従来例を示すブロック図。 第９図は他の従来例の作用説明図である。 図において、 １は線路等化器、 ２はサンプル回路、 ３は識別回路、 ４はインパルス応答演算回路、 ５はピーク値比較回路、 ６は制御決定回路、 ７は制御回路、 ８は原発振器、 ９は周期カウンタ、 １０は平均化回路、 １１はレジスタ、 １２はタロツク制御決定回路。 １３はクロック制御回路、 １４はレジスタである。 】「 ｉ１ イ・世υネ〔采イク弓め作用側乏明〔コ第９図
図はいずれも本発明の一実施例の作用説明図、 第５，６図はそれぞれ本発明の他の実施例を示すブロッ
ク図、 第７図は従来例を示すブロック図、 第８図は他の従来例を示すブロック図。 第９図は他の従来例の作用説明図である。 図において、 １は線路等化器、 ２はサンプル回路、 ３は識別回路、 ４はインパルス応答演算回路、 ５はピーク値比較回路、 ６は制御決定回路、 ７は制御回路、 ８は原発振器、 ９は周期カウンタ、 １０は平均化回路、 １１はレジスタ、 １２はタロツク制御決定回路。 １３はクロック制御回路、 １４はレジスタである。 】「 ｉ１ イ・世υネ〔采イク弓め作用側乏明〔コ第９図
Claims (1)
- 【特許請求の範囲】 ディジタル伝送装置の受信側に設けられる線路等化器（
１）の出力から再生クロックの抽出を行なうタイミング
再生方式において、 該線路等化器（１）の出力から受信データシンボルの識
別結果およびサンプル値を検出し、 その検出結果から該線路等化器出力のインパルス応答の
ピーク値ｈ＿ｎ（０）を一定周期ごとに演算し、 その後、その演算値と１周期前のインパルス応答のピー
ク値ｈ＿ｎ＿−＿１（０）とを比較して、この比較結果
に基づき、 インパルス応答のピーク値ｈ＿ｎ（０）が１周期前のイ
ンパルス応答のピーク値ｈ＿ｎ＿−＿１（０）より大き
い場合は、前回と同方向に再生クロックの位相制御を行
なう一方、インパルス応答のピーク値ｈ＿ｎ（０）が１
周期前のインパルス応答のピーク値ｈ＿ｎ＿−＿１（０
）より小さい場合は、前回と逆方向に再生クロックの位
相制御を行なうことを特徴とする、ピーク値比較型タイ
ミング再生方式。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63066387A JPH01240038A (ja) | 1988-03-19 | 1988-03-19 | ピーク値比較型タイミング再生方式 |
| CA000593933A CA1311033C (en) | 1988-03-19 | 1989-03-16 | Circuit for obtaining accurate timing information received signal |
| EP89104846A EP0334239B1 (en) | 1988-03-19 | 1989-03-17 | Circuit for obtaining accurate timing information from received signal |
| EP94119135A EP0645910A3 (en) | 1988-03-19 | 1989-03-17 | Circuit for the exact representation of clock information from a received signal. |
| EP94119133A EP0644675A3 (en) | 1988-03-19 | 1989-03-17 | Circuit for the exact representation of clock information from a received signal. |
| US07/326,175 US5056121A (en) | 1988-03-19 | 1989-03-20 | Circuit for obtaining accurate timing information from received signal |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63066387A JPH01240038A (ja) | 1988-03-19 | 1988-03-19 | ピーク値比較型タイミング再生方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01240038A true JPH01240038A (ja) | 1989-09-25 |
Family
ID=13314364
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63066387A Pending JPH01240038A (ja) | 1988-03-19 | 1988-03-19 | ピーク値比較型タイミング再生方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01240038A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5291522A (en) * | 1990-07-05 | 1994-03-01 | Fujitsu Limited | Device and method for estimating sampled value of impulse response and signal reproduction system using the device |
| US7109187B2 (en) | 1993-08-06 | 2006-09-19 | The Children's Medical Center Corporation | Estrogenic compounds as anti-mitotic agents |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6074744A (ja) * | 1983-09-30 | 1985-04-27 | Fujitsu Ltd | 同期回路 |
| JPS61138303A (ja) * | 1984-12-10 | 1986-06-25 | Yokogawa Electric Corp | 山登り手法を用いたプロセス制御装置 |
| JPS6269218A (ja) * | 1985-09-20 | 1987-03-30 | West Electric Co Ltd | 山のぼり方式オ−トフオ−カス装置 |
-
1988
- 1988-03-19 JP JP63066387A patent/JPH01240038A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6074744A (ja) * | 1983-09-30 | 1985-04-27 | Fujitsu Ltd | 同期回路 |
| JPS61138303A (ja) * | 1984-12-10 | 1986-06-25 | Yokogawa Electric Corp | 山登り手法を用いたプロセス制御装置 |
| JPS6269218A (ja) * | 1985-09-20 | 1987-03-30 | West Electric Co Ltd | 山のぼり方式オ−トフオ−カス装置 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5291522A (en) * | 1990-07-05 | 1994-03-01 | Fujitsu Limited | Device and method for estimating sampled value of impulse response and signal reproduction system using the device |
| US7109187B2 (en) | 1993-08-06 | 2006-09-19 | The Children's Medical Center Corporation | Estrogenic compounds as anti-mitotic agents |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0684289A (ja) | 磁気ディスク装置のクロック再生回路 | |
| JPH09185874A (ja) | 位相検出方法およびその実施装置 | |
| CA2258655A1 (en) | Phase detectors | |
| JPH01240038A (ja) | ピーク値比較型タイミング再生方式 | |
| GB2333214A (en) | Data slicer | |
| JP3240954B2 (ja) | 位相比較器 | |
| JPH01240039A (ja) | ダブルサンプリング型タイミング再生方式 | |
| JP2518690B2 (ja) | トランスバ―サルフィルタ制御回路 | |
| CA2258656A1 (en) | A phase detector | |
| JPH09168035A (ja) | 伝送データ整形装置 | |
| JPH06152667A (ja) | クロック再生回路 | |
| JP3543614B2 (ja) | Ａ／ｄ変換装置 | |
| JPH05235752A (ja) | ディジタルｐｌｌ回路 | |
| JP2581765B2 (ja) | タイミング再生回路 | |
| JPH01212038A (ja) | ピーク値演算型位相保持方式 | |
| JPS6096051A (ja) | ビツトタイミング再生方式 | |
| JP2000183992A (ja) | クロック再生方法および回路 | |
| JPH05198101A (ja) | タイミング再生装置とオートスライサ装置 | |
| JPH0319094Y2 (ja) | ||
| JPH01293738A (ja) | 復調回路 | |
| JPH06177771A (ja) | データ再生装置 | |
| JP3183456B2 (ja) | クロック再生回路及びこれを用いた受信装置 | |
| JP2536428B2 (ja) | 同期検出回路 | |
| JP2002304817A (ja) | 振幅制限を狭くした振幅制限型の波形等化器 | |
| JPS6085650A (ja) | キヤリアずれ補正方法 |