JPH01238239A - ディジタル信号の多重化方法 - Google Patents
ディジタル信号の多重化方法Info
- Publication number
- JPH01238239A JPH01238239A JP63063244A JP6324488A JPH01238239A JP H01238239 A JPH01238239 A JP H01238239A JP 63063244 A JP63063244 A JP 63063244A JP 6324488 A JP6324488 A JP 6324488A JP H01238239 A JPH01238239 A JP H01238239A
- Authority
- JP
- Japan
- Prior art keywords
- order group
- frame
- low
- signal
- phase
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims description 18
- 230000005540 biological transmission Effects 0.000 claims abstract description 31
- 238000006243 chemical reaction Methods 0.000 claims description 6
- 239000000284 extract Substances 0.000 claims 1
- 230000001360 synchronised effect Effects 0.000 abstract 2
- 238000010586 diagram Methods 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 2
- 230000001934 delay Effects 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 238000005192 partition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/06—Synchronising arrangements
- H04J3/062—Synchronisation of signals having the same nominal but fluctuating bit rates, e.g. using buffers
- H04J3/0623—Synchronous multiplexing systems, e.g. synchronous digital hierarchy/synchronous optical network (SDH/SONET), synchronisation with a pointer process
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Time-Division Multiplex Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はディジタル信号を時分割多重化する方法に係わ
り、特に複数のディジタル信号を多重化する際のフレー
ムアラインメントに関する。
り、特に複数のディジタル信号を多重化する際のフレー
ムアラインメントに関する。
複数の低次群ディジタル信号をより高次群のディジタル
信号に時分割多重化する方法としてフローティグフレー
ム形式と呼ばれる方法がある。これは特開昭６２−１．
７３８２９号公報およびアメリカンナショナルスタンダ
ード、ティー１．エックス１．４．８７−５０５７−ル
２．（１９８７年）第１３頁（Ａｍｅｒｉｃａｎ Ｎａ
ｔｉｏｎａｌ ５ｔａｎｄａｒｄ。
信号に時分割多重化する方法としてフローティグフレー
ム形式と呼ばれる方法がある。これは特開昭６２−１．
７３８２９号公報およびアメリカンナショナルスタンダ
ード、ティー１．エックス１．４．８７−５０５７−ル
２．（１９８７年）第１３頁（Ａｍｅｒｉｃａｎ Ｎａ
ｔｉｏｎａｌ ５ｔａｎｄａｒｄ。
ＴｌＸ１．４／８７−５０５Ｒ２，（１９８７）、 ｐ
１３Ｎ、−おいて論じられているように、高次群伝送フ
レームと低次群伝送フレームを非同期化し、フレームア
ラインメント時の遅延低減およびバッファ量の低減を実
現するものである。
１３Ｎ、−おいて論じられているように、高次群伝送フ
レームと低次群伝送フレームを非同期化し、フレームア
ラインメント時の遅延低減およびバッファ量の低減を実
現するものである。
フローティングフレーム形式の伝送フレームにおいては
第２図に示すように、高次群伝送フレームＡに多重化さ
れた低次群信号Ａｌ、Ａ２．Ａ３はＦで示される信号の
先頭部分がそれぞれ一致していない。すなわち低次群フ
レーム位相は非同期である。また別の高次群伝送フレー
ムＢにおいても多重化された信号Ｂｌ、Ｂ２．Ｂ３の低
次群フレーム位相は非同期である。
第２図に示すように、高次群伝送フレームＡに多重化さ
れた低次群信号Ａｌ、Ａ２．Ａ３はＦで示される信号の
先頭部分がそれぞれ一致していない。すなわち低次群フ
レーム位相は非同期である。また別の高次群伝送フレー
ムＢにおいても多重化された信号Ｂｌ、Ｂ２．Ｂ３の低
次群フレーム位相は非同期である。
このような高次群信号から低次群信号Ａ２．Ｂ１、Ｂ３
を抽出し、多重化した信号Ｃにおいても各々の低次群信
号は非同期である。各低次群信号は交換機等のフレーム
位相同期が必要な装置へ入力される場合にのみフレーム
アラインメントが行なわれるため、途中段階ではフレー
ムアラインメントに伴う遅延は最小限に抑えられる。
を抽出し、多重化した信号Ｃにおいても各々の低次群信
号は非同期である。各低次群信号は交換機等のフレーム
位相同期が必要な装置へ入力される場合にのみフレーム
アラインメントが行なわれるため、途中段階ではフレー
ムアラインメントに伴う遅延は最小限に抑えられる。
各低次群信号のフレームアラインメントの際には基準位
相として高次群伝送フレームの位相を用いる。すなわち
、高次群信号は第３図に示すようなフレーム構成をとり
、各低次群信号先頭位置と高次群伝送フレームとの位相
差がポインタと呼ばれる値により指定される。このポイ
ンタを用いてフレームアラインメントを行なうことがで
きる。
相として高次群伝送フレームの位相を用いる。すなわち
、高次群信号は第３図に示すようなフレーム構成をとり
、各低次群信号先頭位置と高次群伝送フレームとの位相
差がポインタと呼ばれる値により指定される。このポイ
ンタを用いてフレームアラインメントを行なうことがで
きる。
ポインタは高次群伝送フレームのフレーム同期信号を基
準として抽出する。図中の各−区画は例えば１バイトの
データを示し、矢印は伝送の順序を示す。すなわち第２
回の高次群伝送フレームは高次群伝送フレームオーバー
ヘッドとともにバイトインタリーブ多重化を行っている
。また、図３においてオーバーヘッドおよび個々の低次
群信号に対応するたでのバイト列をコラムと呼ぶ。
準として抽出する。図中の各−区画は例えば１バイトの
データを示し、矢印は伝送の順序を示す。すなわち第２
回の高次群伝送フレームは高次群伝送フレームオーバー
ヘッドとともにバイトインタリーブ多重化を行っている
。また、図３においてオーバーヘッドおよび個々の低次
群信号に対応するたでのバイト列をコラムと呼ぶ。
第２図に示すように異なる高次群信号Ａ、Ｂから各々低
次群信号を取り出し、新たな高次群信号Ｃに多重化する
場合、高次群信号同士のフレーム同期をとる必要がある
。ただし、高次群信号の全フレーム長にわたって位相を
制御する必要はなく、高次群信号のオーバーヘッド部分
のみを制御し。
次群信号を取り出し、新たな高次群信号Ｃに多重化する
場合、高次群信号同士のフレーム同期をとる必要がある
。ただし、高次群信号の全フレーム長にわたって位相を
制御する必要はなく、高次群信号のオーバーヘッド部分
のみを制御し。
位相をずらした値に応じてポインタの値を更新すればよ
い、しかし、第３図のようなフレーム構成をとった場合
にはポインタを含む１コラムの位相が多重化前とは異な
っている。これを第４図に示す。また、第４図（ｂ）に
示すＡ２．Ｂｌのように多重化すべき低次群信号の位相
が重なった場合にはいずれかを遅延させる必要がある。
い、しかし、第３図のようなフレーム構成をとった場合
にはポインタを含む１コラムの位相が多重化前とは異な
っている。これを第４図に示す。また、第４図（ｂ）に
示すＡ２．Ｂｌのように多重化すべき低次群信号の位相
が重なった場合にはいずれかを遅延させる必要がある。
上記従来技術においてはこの様な場合の低次群信号間の
位相制御については配慮がされておらず、実際に多重化
するに当たっては複雑な制御が必要であるという問題点
があった。
位相制御については配慮がされておらず、実際に多重化
するに当たっては複雑な制御が必要であるという問題点
があった。
本発明の目的は位相の異なる高次群フレームから抽出し
た低次群信号の多重化を簡単に実行するための方法を提
供することにある。
た低次群信号の多重化を簡単に実行するための方法を提
供することにある。
上記の目的を達成するために、本発明では多重化の際の
位相制御を二段階に分けて行なう。第一の段階では多重
化する各々の低次群信号の位相が重なり合わないよいに
コラム単位のシフトを行なう。第５図（ａ）に示すよう
に高次群フレーム中の各低次群信号に対応するコラムを
横方向にシフトさせる。
位相制御を二段階に分けて行なう。第一の段階では多重
化する各々の低次群信号の位相が重なり合わないよいに
コラム単位のシフトを行なう。第５図（ａ）に示すよう
に高次群フレーム中の各低次群信号に対応するコラムを
横方向にシフトさせる。
さらに第二の段階では各低次群信号に対応するコラム内
でポインタに対応するバイトを第５図（ｂ）に示すよう
に高次群伝送フレームの位相にあわせてシフトさせる。
でポインタに対応するバイトを第５図（ｂ）に示すよう
に高次群伝送フレームの位相にあわせてシフトさせる。
低次群信号を多重化して第３図のような高次群信号フレ
ームを構成する場合、その過程は二つの独立な操作から
成り立っている。一方は多重化の際に重なり会う低次群
信号を、位相をずらすことにより多重化する操作である
。他方は多重化する新たな高次群信号の伝送フレーム位
相を基準とする低次群信号のポイン°り情報の挿入であ
る。
ームを構成する場合、その過程は二つの独立な操作から
成り立っている。一方は多重化の際に重なり会う低次群
信号を、位相をずらすことにより多重化する操作である
。他方は多重化する新たな高次群信号の伝送フレーム位
相を基準とする低次群信号のポイン°り情報の挿入であ
る。
第３図において、前者は低次群信号に対応するコラムの
全体としての横方向シフトに当たる。後者は元々存在し
たポインタを消去し、新たなポインタ情報を所定の位置
に挿入することに当たる。
全体としての横方向シフトに当たる。後者は元々存在し
たポインタを消去し、新たなポインタ情報を所定の位置
に挿入することに当たる。
すなわち、結果的には元のポインタ情報ブロックを新た
な高次群伝送フレームに合わせてシフトさせ、内容を書
き換える形態となる。
な高次群伝送フレームに合わせてシフトさせ、内容を書
き換える形態となる。
このようにフローティング形式の伝送フレームにおいて
は多重化は独立な二つの操作に分離できることから、こ
れを独立に制御することにより多重化の制御を容易に行
なうことができる。
は多重化は独立な二つの操作に分離できることから、こ
れを独立に制御することにより多重化の制御を容易に行
なうことができる。
第１図は本発明の一実施例である。ここでは高次群信号
Ａ中の低次群信号Ａ２とＢ中のＢ１、Ｂ３を多重化し、
新たな高次群信号Ｃを生成する場合を示す。１１は高次
群フレーム同期回路、１２はコラムシフト回路、１３は
バイトシフト回路、１４はポインタ値計算回路、１５は
選択回路である。また、第５図は各伝送信号の位相関係
の変化番示す。
Ａ中の低次群信号Ａ２とＢ中のＢ１、Ｂ３を多重化し、
新たな高次群信号Ｃを生成する場合を示す。１１は高次
群フレーム同期回路、１２はコラムシフト回路、１３は
バイトシフト回路、１４はポインタ値計算回路、１５は
選択回路である。また、第５図は各伝送信号の位相関係
の変化番示す。
ＡおよびＢは高次群フレーム同期回路１１でそのオーバ
ーヘッド部分の位相がシステムフレーム位相と一致させ
られる。その際、多重化された低次群信号には第５図に
示すように高次群フレームの位相差に対応するオフセッ
トが生じる。ただし、簡単のためＡはシステムフレーム
に一致していたものとする。
ーヘッド部分の位相がシステムフレーム位相と一致させ
られる。その際、多重化された低次群信号には第５図に
示すように高次群フレームの位相差に対応するオフセッ
トが生じる。ただし、簡単のためＡはシステムフレーム
に一致していたものとする。
次にコラムシフト回路１２ではその位めが重なり合った
低次群信号Ａ２とＢ１をＢ１の位相を１コラム相当遅ら
せることによりずらす。
低次群信号Ａ２とＢ１をＢ１の位相を１コラム相当遅ら
せることによりずらす。
さらに、バイトシフト回路１３ではフレーム同期により
生じたオフセットを打ち消すようにポインタ情報を含む
バイトをコラム内でシフトさせる。
生じたオフセットを打ち消すようにポインタ情報を含む
バイトをコラム内でシフトさせる。
ポインタ情報は元のポインタ情報とオフセットに対応す
る部分の加算によりポインタ値計算回討１４を用いて求
められる。
る部分の加算によりポインタ値計算回討１４を用いて求
められる。
位相が重なり合わなうように操作されたフレームは選択
回路１５により時分割的に選択され、出力信号Ｃとなる
。
回路１５により時分割的に選択され、出力信号Ｃとなる
。
第６図は伝送順序番どしたがってみたコラムシフト回路
およびバイトシフト回路の機能である。いずれもバッフ
ァ長は１バイト程度でよく、多重変換に伴う遅延も少な
いという特徴がある。
およびバイトシフト回路の機能である。いずれもバッフ
ァ長は１バイト程度でよく、多重変換に伴う遅延も少な
いという特徴がある。
第７図は本発明の他の実施例を示す図である。
この例では低次群信号は種々のオーバーヘッド情報を含
むためマルチフレーム化されている。マルチフレーム内
のサブフレーム識別は高次群フレームのオーバーヘッド
に含まれるマルチフレーム識別情報により識別する。こ
のような場合であってもコラムシフト回路は第１図と同
一であり、バイトシフト回路をマルチフレーム長で動作
させるだけでよい。
むためマルチフレーム化されている。マルチフレーム内
のサブフレーム識別は高次群フレームのオーバーヘッド
に含まれるマルチフレーム識別情報により識別する。こ
のような場合であってもコラムシフト回路は第１図と同
一であり、バイトシフト回路をマルチフレーム長で動作
させるだけでよい。
第８図は本発明の他の実施例を示すものである。
この実施例においては各低次群信号のポインタは高次群
フレームのオーバーヘッドの一部として集中的に配置さ
れている。このような場合には異なる高次群フレームの
フレーム同期をとった後、低次群信号部分に関してはコ
ラムシフト回路により多重化する信号の位相をずらす一
方、ポインタ情報についてもその位相が重ならないよう
にコラムシフト回路で位相差を与えた後多重化する。本
実施例によればコラムシフト回路を低次群信号部分およ
びポインタ情報部分に適用するだけで多重化が可能であ
るという効果がある。
フレームのオーバーヘッドの一部として集中的に配置さ
れている。このような場合には異なる高次群フレームの
フレーム同期をとった後、低次群信号部分に関してはコ
ラムシフト回路により多重化する信号の位相をずらす一
方、ポインタ情報についてもその位相が重ならないよう
にコラムシフト回路で位相差を与えた後多重化する。本
実施例によればコラムシフト回路を低次群信号部分およ
びポインタ情報部分に適用するだけで多重化が可能であ
るという効果がある。
第９図は本発明の別の実施例を示す。本実施例において
は高次群フレーム同期を行なう際の基準位相として入力
された高次群信号の一つを用いる。
は高次群フレーム同期を行なう際の基準位相として入力
された高次群信号の一つを用いる。
このような構成をとることにより、基準側信号に対する
コラムシフト回路１２、バイトシフト回路１３、ポイン
タ計算回路１４を省略できる。
コラムシフト回路１２、バイトシフト回路１３、ポイン
タ計算回路１４を省略できる。
実施例の説明においてはコラムシフト回路の後にバイト
シフト回路が設けられている場合について述べた。この
順番を逆にしたとしても何ら問題は生じない。これは、
二つの操作がまったく独立に行なえることからあきらか
である。
シフト回路が設けられている場合について述べた。この
順番を逆にしたとしても何ら問題は生じない。これは、
二つの操作がまったく独立に行なえることからあきらか
である。
実施例の説明においては多重変換の例について述べた。
本方法は複数の信号源からの情報信号の伝送フレームへ
の多重化に対して適用することができる。すなわち、そ
れぞれの信号源からの情報信号を高次群の伝送フレーム
にそれぞれ多重化し、これらの高次群信号の一部を抽出
して一つの伝送フレームへ多重化する形式をとればよい
。このような方法により種々の情報信号の多重化を統一
的に取り扱うことが可能になるという効果がある。
の多重化に対して適用することができる。すなわち、そ
れぞれの信号源からの情報信号を高次群の伝送フレーム
にそれぞれ多重化し、これらの高次群信号の一部を抽出
して一つの伝送フレームへ多重化する形式をとればよい
。このような方法により種々の情報信号の多重化を統一
的に取り扱うことが可能になるという効果がある。
以上述べてきたように、本発明によればフローティング
形式の伝送フレームへの多重化にたつでて独立な２種類
のフレーム操作により種々の多重化が可能であり、多重
化装置、多重変換装置の構成が簡易になるという効果が
ある。
形式の伝送フレームへの多重化にたつでて独立な２種類
のフレーム操作により種々の多重化が可能であり、多重
化装置、多重変換装置の構成が簡易になるという効果が
ある。
第１図は本発明の一実施例を示す図、第２図、第３図、
第４図はそれぞれフローティングフレーム形式の多重化
を説明する図、第５図は本発明の作用を示す図、第６図
乃至第９図はそれぞれ本発明の他の実施例を示す図であ
る。 符号の説明 １１・・・・・・高次群フレーム同期回路、１２・・・
・・・コラムシフト回路、１３・・・・・・バイトシフ
ト回路、１４・・・・・・ポインタ値計算回路、１５・
・・・・・時分割選択回路。 ０りＣ− Ｊ−１＋ 嶋第３図 しレー！Ａ７７′ｌスＨ睡 りＨ？、３ Ｂ、’−Ｂｌ 偽 ζ 第７目 （ｂ）
第４図はそれぞれフローティングフレーム形式の多重化
を説明する図、第５図は本発明の作用を示す図、第６図
乃至第９図はそれぞれ本発明の他の実施例を示す図であ
る。 符号の説明 １１・・・・・・高次群フレーム同期回路、１２・・・
・・・コラムシフト回路、１３・・・・・・バイトシフ
ト回路、１４・・・・・・ポインタ値計算回路、１５・
・・・・・時分割選択回路。 ０りＣ− Ｊ−１＋ 嶋第３図 しレー！Ａ７７′ｌスＨ睡 りＨ？、３ Ｂ、’−Ｂｌ 偽 ζ 第７目 （ｂ）
Claims (1)
- 【特許請求の範囲】 １、高次群伝送フレーム内にｎバイトインタリーブ形式
（ｎは整数）で多重化された低次群信号を抽出し、他の
高次群伝送フレーム内に多重化する多重変換方法におい
て、該低次群信号のうち少くとも一個の低次群信号のす
べてのバイトに対して所定の遅延を与えるステップと、
該低次群信号内の所定の情報単位を抽出し上記低次群信
号内の他のタイムスロットに挿入するステップとを含む
ことを特徴とするディジタル信号の多重化方法。 ２、前記高次群フレームの位相を所定のシステムフレー
ム位相に同期させるステップを含むことで特徴とする請
求項１記載のディジタル信号の多重化方法。 ３、前記低次群信号は前記高次群フレームのフレーム周
期の整数倍のフレーム周期を持つことを特徴とする請求
項２記載のディジタル信号の多重化方法。 ４、複数の高次群伝送フレーム内にｎバイトインタリー
ブ形式（ｎは整数）で多重化された低次群信号のうち複
数個を抽出し、これを他の高次群伝送フレーム内に多重
化する多重変換方法において、該複数の高次群伝送フレ
ームの位相を所定のシステムフレームの位相と同期させ
るステップと、上記複数の低次群信号のうちの少くとも
一個の低次群信号のすべてのバイトに対して所定の遅延
を与えるステップと、上記低次群信号内の所定の情報単
位を抽出し上記低次群信号内の他のタイムスロットに挿
入するステップとを含むことを特徴とするディジタル信
号の多重化方法。 ５、前記所定のシステムフレームは前記複数の高次群フ
レーム内のうち一つであることを特徴とする請求項３記
載のディジタル信号の多重化方法。 ６、前記複数の低次群信号のうち少くとも一個は、前記
高次群フレームのフレーム周期の整数倍のフレーム周効
を持つことを特徴とする請求項３記載のディジタル信号
の多重化方法。 ７、高次群伝送フレーム内に多重化された低次群信号フ
レームのフレーム位相を示す情報が該高次群伝送フレー
ムのオーバーヘッド部分に存在し、上記高次群伝送フレ
ームから上記低次群信号を抽出し、他の高次群伝送フレ
ーム内に多重化する多重変換方法において、該低次群信
号のうちの少くとも一個の低次群信号のすべてのバイト
に対して所定の遅延を与えるステップと、前記オーバヘ
ッドのうち該低次群信号に係わる部分に所定の遅延を与
えるステップとを含むことを特徴とするディジタル信号
の多重化方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63063244A JP2760797B2 (ja) | 1988-03-18 | 1988-03-18 | ディジタル信号の多重化方法 |
| US07/324,656 US4967410A (en) | 1988-03-18 | 1989-03-17 | Method of multiplexing digital signals and apparatus therefor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63063244A JP2760797B2 (ja) | 1988-03-18 | 1988-03-18 | ディジタル信号の多重化方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01238239A true JPH01238239A (ja) | 1989-09-22 |
| JP2760797B2 JP2760797B2 (ja) | 1998-06-04 |
Family
ID=13223624
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63063244A Expired - Fee Related JP2760797B2 (ja) | 1988-03-18 | 1988-03-18 | ディジタル信号の多重化方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US4967410A (ja) |
| JP (1) | JP2760797B2 (ja) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5050167A (en) * | 1989-08-10 | 1991-09-17 | Bell Communications Research, Inc. | Timing extraction in multiplexed multichannel high speed fiber optic transmission system |
| US5113395A (en) * | 1989-09-14 | 1992-05-12 | Nec Corporation | Frame phase aligning system using a buffer memory with a reduced capacity |
| JPH0530127A (ja) * | 1991-06-21 | 1993-02-05 | Fujitsu Ltd | 出力信号制御方式 |
| JP2723699B2 (ja) * | 1991-07-31 | 1998-03-09 | 日本電気株式会社 | Ｔｕ−３ポインター付替処理方式 |
| JPH05167551A (ja) * | 1991-12-18 | 1993-07-02 | Fujitsu Ltd | 同期通信システムにおけるポインターの付け替え方式 |
| DE4238899A1 (de) * | 1992-11-19 | 1994-05-26 | Philips Patentverwaltung | Übertragungssystem der synchronen digitalen Hierarchie |
| US5784377A (en) | 1993-03-09 | 1998-07-21 | Hubbell Incorporated | Integrated digital loop carrier system with virtual tributary mapper circuit |
| US5915330A (en) * | 1997-05-05 | 1999-06-29 | Courville; John M. | Apparatus for temporarily marking automobiles and method of using same |
| US6167062A (en) * | 1998-02-02 | 2000-12-26 | Tellabs Operations, Inc. | System and associated method for the synchronization and control of multiplexed payloads over a telecommunications network |
| GB0922071D0 (en) * | 2009-12-17 | 2010-02-03 | Wolfson Microelectronics Plc | Interface |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63237626A (ja) * | 1987-03-26 | 1988-10-04 | Nec Corp | デイジタル分岐・挿入方式 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4133981A (en) * | 1977-12-19 | 1979-01-09 | Bell Telephone Laboratories, Incorporated | Time correction circuit for a digital multiplexer |
| US4709375A (en) * | 1983-09-27 | 1987-11-24 | Robinton Products, Inc. | Digital phase selection system for signal multipliers |
| CA1252234A (en) * | 1985-11-01 | 1989-04-04 | Alan F. Graves | Method of multiplexing digital signals |
| CA1253639A (en) * | 1986-01-22 | 1989-05-02 | Alan F. Graves | Frame alignment of tributaries of a t.d.m. bit stream |
-
1988
- 1988-03-18 JP JP63063244A patent/JP2760797B2/ja not_active Expired - Fee Related
-
1989
- 1989-03-17 US US07/324,656 patent/US4967410A/en not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63237626A (ja) * | 1987-03-26 | 1988-10-04 | Nec Corp | デイジタル分岐・挿入方式 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2760797B2 (ja) | 1998-06-04 |
| US4967410A (en) | 1990-10-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH01233845A (ja) | フレーム同期方式 | |
| JPH0654901B2 (ja) | フォーマット変換制御方式 | |
| JPH01238239A (ja) | ディジタル信号の多重化方法 | |
| JPH02272925A (ja) | ポインタ変換によるフレーム位相同期方法およびその回路 | |
| FI90486C (fi) | Menetelmä ja laite synkronisessa digitaalisessa tietoliikennejärjestelmässä suoritettavan elastisen puskuroinnin toteuttamiseksi | |
| JPH09502310A (ja) | 時間又は空間ドメインにおいて切換を実行する方法 | |
| US6775294B2 (en) | Time slot assigner for communication system | |
| US5155728A (en) | Time division speech path apparatus | |
| JPH04211535A (ja) | 特定フレーム構造体への情報ビットの挿入装置 | |
| JPH05199199A (ja) | スタッフ同期制御方式 | |
| JPH06261015A (ja) | フレーム位相同期装置及びフレーム位相同期方法及び時分割多重フレーム位相同期装置 | |
| JPH10190736A (ja) | ネットワークデータの同期方法および装置 | |
| JPH07509591A (ja) | 時間切換を実行する方法及びタイムスイッチ | |
| KR940010201B1 (ko) | 전송장치의 병렬처리 방식에 의한 ds3/ds4 신호의 다중화 회로 | |
| JPH05292556A (ja) | スイッチシステムおよびスイッチング方法 | |
| JPS62269432A (ja) | 並列動作型フレ−ム同期回路 | |
| JP2793690B2 (ja) | フレーム位相同期回路 | |
| JPS6281142A (ja) | 位相同期回路 | |
| JPH0461528A (ja) | 時分割多重分離装置 | |
| JP2776606B2 (ja) | フレーム同期装置 | |
| JPH02170736A (ja) | 全対地用マルチフレーム位相同期回路 | |
| JPH03201698A (ja) | 時分割通話路 | |
| JPH0371735A (ja) | 同期多重方式 | |
| JPS61154239A (ja) | フレ−ム位相同期装置 | |
| JPH0897793A (ja) | データ多重化装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |