JPH0371735A - 同期多重方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は低次群信号で選択したのち多重にする同期多
重方式に関し、特に互に同期化されたＮ個のディジタル
信号からＭ個のディジタル信号を選択し同期多重する同
期多重方式に関する。

〔従来の技術〕

第３図は従来の同期多重方式を示すブロック図であシ、
−例として低次群信号で選択し、その後多重する４×２
の場合を示す。同図に訟いて、１ａ〜１ｄは互に同期化
された低次群信号が入力する入力端子、２ａ〜２ｄは入
力する低次群信号を２分岐して出力する信号分配回路、
３は制御信号を出力する信号選択制御回路、４は信号分
配回路２ａ〜２ｄの２分岐された一方の信号が入力し制
御信号によう出力する信号を選択制御する第１信号選択
回路、５は信号分配回路２ａ〜２ｄの２分岐された他方
の信号が入力し、制御信号によυ出力する信号を選択制
御する第２信号選択回路、６は第１信号選択回路４の出
力信号と第２信号選択回路５の出力信号とを２多重して
多重信号（高次群信号）を出力する多重回路、Ｔは出力
端子である。

次に、上記構成による同期多重方式の動作について説明
する。まず、互に同期化された低次群信号はそれぞれ入
力端子１ａ〜１ｄを介して信号分配回路２ａ〜２ｄに入
力する。そこで、各信号分配回路２ａ〜２ｄはこの互に
同期化された低次群信号を２分岐して一方の信号を第１
信号選択回路４に出力し、他方の信号を第２信号選択回
路５に出力する。そして、第１信号選択回路４および第
２信号選択回路５は入力する信号を信号選択制御回路３
の制御信号によシ選択制御して多重回路６に出力する。

そして、多重回路６はこの第１信号選択回路４の出力信
号と第２信号選択回路５の出力信号とを２多重して多重
信号（高次群信号）を出力端子８から出力することがで
きる。

〔発明が解決しようとする課題〕

上述した従来の同期多重方式は、回路間の接続本数が多
く、入力低次群信号数Ｎ個および選択される信号数Ｍ個
（ただしＮ二ｙｒ　）の数が多くなるにつれて回路規模
が増大する。また、同期系を維持するためのクロック信
号も多数に分岐する必要が生じ、クロック間の遅延が発
生するため、入力低次群信号数Ｎが増大すると同期網を
構築するのが非常に難かしくなるという欠点がある。

〔課題を解決するための手段〕

この発明に係る同期多重方式は、Ｎ個のディジタル信号
をＭ個１組として分割し同期多重する手段・と、所望の
信号を遅延する遅延手段と、上記同期多重信号とこの遅
延信号とから必要ｉ信号を選択する信号選択手段とを有
している。

（作用〕 この発明は低次群信号を数個同期多重したのち、信号選
択することによシ回路規模を縮小することができる。

〔実施例〕

第１図はこの発明に係る同期多重方式の一実施例を示す
ブロック図であシ、−例として低次群信号で選択しその
後多重する４×２の場合を示す。

同図において、８ａは第２図（ａ）に示す低次群信号Ａ
および第２図（ｂ）に示す低次群信号Ｂを多重化して多
重化信号を出力する同期多重回路、８ｂは低次群信号Ｃ
および低次群信号りを多重化して多重化信号を出力する
同期多重回路、９はこの同期多重回路８ａの多重化信号
を遅延する遅延回路、１０は信号選択回路、１１は制御
信号を遅延回路９および信号選択回路１０に出力する信
号選択制御回路、１２は出力端子である。

次に上記構成による同期多重方式の動作について第２図
（ａ）〜第２図（ｆ）を参照して説明する。まず、入力
端子１ａに入力した第２図（ａ）に示す低次群信号Ａお
よび入力端子１ｂに入力した第２図伽）に示す低次群信
号Ｂは同期多重回路８ａによシ多重化して第２図（ｃ）
に示す多重化信号を遅延回路９に出力する。一方、入力
端子１ｃ　に入力した低次群信号Ｃおよび入力端子１ｄ
に入力した低次群信号りは同期多重回路８ｂによシ多電
化して第２図（ｅ）に示す多重化信号を信号選択回路１
０に出力する。

そして、遅延回路９はこの多重化信号（第２図（ｃ）参
照）を信号選択制御回路１１からの制御信号の入力によ
シ１ビット遅延させるか否かの制御を行なう。い壕、低
次群信号Ｂと低次群信号りを選択するとすれば低次群信
号Ｂと低次群信号りが時間的に別々のタイムスロットに
入っている必要があるので、遅延回路９によシ１ビット
遅延させて第２図（ｄ）に示す遅延出力信号を信号選択
回路１０に出力する。このため、信号選択回路１０は第
２図（ｄ）に示す遅延出力信号および第２図（６）に示
す多重化信号を信号選択制御回路１１の制御信号によシ
選択し、第２図（ｆ）に示す出力信号を出力端子１２か
ら出力することができる。

［発明の効果］ 以上詳細に説明したように、この発明に係る同期多重方
式によれば、いくつかの低次群信号をひと壕とめにする
ために同期多重することにより容易に信号を選択するこ
とができる。さらに低次群信号が増加した場合にも回路
規模が複雑化せず、同期網を構成することができる効果
がある。

【図面の簡単な説明】

第１図はこの発明に係る同期多重方式の一実施例を示す
ブロック図、第２図は第１図の各部の波形を示す図、第
３図は従来の同期多重方式を示すブロック図である。 ８ａＴｈよび８ｂ　・・・・同期多重回路、９・・・・
遅延回路、１０・・・・信号選択回路、１１・・・・信
号選択制御回路、１２・・・・出力端子。

Claims (1)

【特許請求の範囲】
1. 　互いに同期化されたＮ個のデイジタル信号からＭ個の
   ディジタル信号を選択後、同期多重して伝送するディジ
   タル通信の同期網において、Ｎ個のディジタル信号をＭ
   個１組として分割し同期多重する手段と、所望の信号を
   遅延する遅延手段と、上記同期多重信号とこの遅延信号
   とから必要な信号を選択する信号選択手段とを備えたこ
   とを特徴とする同期多重方式。