JPH01238042A - 配線形成方法 - Google Patents

配線形成方法

Info

Publication number
JPH01238042A
JPH01238042A JP6492988A JP6492988A JPH01238042A JP H01238042 A JPH01238042 A JP H01238042A JP 6492988 A JP6492988 A JP 6492988A JP 6492988 A JP6492988 A JP 6492988A JP H01238042 A JPH01238042 A JP H01238042A
Authority
JP
Japan
Prior art keywords
layer
wiring
etching
amorphous silicon
amorphous
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6492988A
Other languages
English (en)
Inventor
Saburo Tsukada
塚田 三郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP6492988A priority Critical patent/JPH01238042A/ja
Publication of JPH01238042A publication Critical patent/JPH01238042A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、高融点金属を含む層の上にアルミニウムを含
む層を有する配線を形成する方法に関するものである。
〔発明の概要〕
本発明は、上記の様な配線形成方法において、アルミニ
ウムを含む層とフォトレジスト層との間に非晶質シリコ
ン層を形成し、少な(とも高融点金属を含む層の側壁に
非晶質シリコン層とはエツチング特性の異なる層を形成
した状態で、選択的エツチングで残された非晶質シリコ
ン層をエツチング除去することによって、微細で且つ信
頼性の高い配線を形成することができる様にしたもので
ある。
〔従来の技術〕
半導体装置の配線としては現在のところ、A1配線が最
も一般的に用いられているが、この^ll配色Si基板
との合金化反応による接合の破壊及び劣化を抑制するた
めに、TiW/Ti等から成るバリアメタル層の上に^
l配線を形成することが考えられている(例えば、月刊
Sem1conductor World1987.3
  PP90〜94)。
一方、配線をパターニングするためにフォトレジスト層
の露光等を行うが、微細な配線を形成するためには、露
光時のハレーションを防止する必要がある。
このため、光の反射率が高いAl配線とフォトレジスト
層との間にARCを形成することが考えられている。し
かしARCは、塗布剤であるので、段差のうちの低い部
分に厚く形成される。
従って、配線のパターニング時にARCをオーバエツチ
ングする必要があるが、オーバエツチングを行うと微細
な配線を形成しにくい。
そこで、CVDやスパッタリング等で形成することがで
きる非晶質SiNをARCの代りに用いることが考えら
れている。第2A図は、この様に非晶質Si層を用いて
配線をパターニングした例の層間絶縁膜上の部分を示し
ている。
即ちこの例では、眉間絶縁膜であるSiO□Nll上に
、バリアメタル層である71層12とTiW層1層中3
形成されている。TiW[13上には、A/配線14と
、ハレーション防止膜である非晶質Si層15とが、順
次に積層されている。
なおAl配線14は、Si基板との合金化反応を抑制す
るために、Siを含有している場合もある。
またこの第2A図では、フォトレジスト層は既に除去さ
れている。
〔発明が解決しようとする課題〕
ところで、この様に非晶質5ijji15を用いると、
配線のパターニング後にこの非晶質Si層15を除去す
る必要がある。
非晶質St層15を除去しなければ、その後の熱処理で
非晶質SiがAIl配線14中へ拡散し、この熱処理後
の冷却過程でSiが析出する。Al配線14でSiが析
出すると、Al配線14の抵抗が高くなり、動作の遅延
等を生じる。
非晶質5iiii15を除去する方法としては、F系ガ
スやCl系ガスを用いるプラズマエツチングが考えられ
る。しかしF系ガスを用いると、FラジカルによるTi
やTiWのエツチングレートが非常に大きいために、第
2B図に示す様に、TiW層1層中Ti1i12とがサ
イドエツチングされる。
TiWIJ l 3とTi1i12とがサイドエツチン
グされると、第2C図に示す様に、CVDによるSin
gやプラズマCVDによるSiNでオーバコート膜16
を形成しても、このオーバコート膜16の!−被覆性が
良くない。
これに対して、CCl4やSi Cβ4等のC1系ガス
を用いると、TiW層1層中3iN12はエツチングさ
れないが、今度はAl配線14がエツチングされる。し
かも、(Jが雰囲気中の水分で11CIとなり、71層
12及びTiW層1層中3Clとへl配線I4とで電池
反応が生じて、Al配線14にコロ−ジョンが発生し易
い。
以上のことから、バリアメタル層を用いる配線において
ハレーション防止膜として非晶質5iHfi15を使用
することは、従来の技術では極めて困難であった。
〔課題を解決するための手段〕
本発明による配線形成方法は、高融点金属を含むN12
.13を形成する工程と、前記高融点金属を含む層12
.13の上にアルミニウムを含む層14を形成する工程
と、前記アルミニウムを含む[14の上に非晶質シリコ
ン層15を形成する工程と、前記非晶質シリコン層15
の上にフォトレジスト層を形成し、このフォトレジスト
層に対する露光及び現像を行って、エツチングマスクを
形成する工程と、前記非晶質シリコン層15と前記アル
ミニウムを含む層14と前記高融点金属を含む層13.
12とを前記エツチングマスクを用いて選択的にエツチ
ングする工程と、このエツチングの後に前記エツチング
マスクを除去する工程と、前記エツチングの後に、少な
くとも前記高融点金属を含む層12.13の側壁に前記
非晶質シリコン層15とはエツチング特性の異なる11
7aを形成する工程と、前記エツチング特性の異なるi
 17 aを形成した状態で、前記エツチングで残され
ている前記非晶質シリコン層15をエツチング除去する
工程とを夫々具備している。
〔作用〕
本発明による配線形成方法では、アルミニウムを含む層
14とフォトレジスト層との間に非晶質シリコン層15
を形成しているが、非晶質シリコン層15は一般にCV
Dやスパッタリング等で形成され段差部にも略均−に形
成される。従って、非晶質シリコン層15の選択的エツ
チング時に、オーバエツチングが不要である。
また、少なくとも高融点金属を含む層12.13の側壁
に非晶質シリコン[15とはエツチング特性の異なる層
17aを形成した状態で、選択的エツチングで残された
非晶質シリコン層15をエツチング除去する様にしてい
るので、このエツチング除去に伴って高融点金属を含む
N12.13がサイドエツチングされることはない。
〔実施例〕
以下、本発明の第1及び第2実施例を、第1図を参照し
ながら説明する。
第1図が、第1実施例を示している。この第1実施例も
、通常のりソグラフィやドライエツチングによって、配
線をパクーニングする。従って、第1A図の工程までは
上述の一従来例と同様であり、第1A図の状態は第2A
図の状態に対応している。なお、非晶質Si層15の厚
さは150人程人程ある。
この第1実施例では、次に、第1B図に示す様に、25
0〜300℃程度の温度のプラズマC■Dによって10
00人程度0厚さのSi02層17を形成する。
次に、CHF2やCtPb等を用いてSi02層17に
対するRIEを行い、第1C図に示す様に、少なくとも
74層12とTiW層1層中3覆う側壁17aを形成す
る。
次に、SF6またはCF、と0□とを用いるプラズマエ
ツチングを行う。この様なプラズマエツチングでは、S
iO□に対する非晶質Stのエツチングレートが10層
20程度であるので、第1D図に示す様に、非晶質Si
層15のみが除去され、側壁17aは除去されない。従
って、このプラズマエツチングによってTiW層1層中
34層12がサイドエツチングされることはない。
その後、第1E図に示す様に、オーバコート膜16を形
成し、所定の位置にAl配線14に対する開口16aを
形成する。なお、側壁17aを残したままでオーバコー
ト膜16を形成すれば、TiW層1層中3ijlli 
12へのその後の水分の浸入等を、この側壁17aによ
って抑制することもできる。
次に、第2実施例を説明する。この第2実施例は、プラ
ズマCVDによるSiO□層17層化7にプラズマCV
Dによる5iNJiを用い、且つSF4と島とを用いて
このSiN層と非晶質Si層15とに対して連続的にR
IBを行うことを除いて、上述の第1実施例と実質的に
同様の工程を有している。
この様なRTEでも、Singに対するSiNのエツチ
ングレートが5〜10程度と大きいので、StNの側壁
17aが形成される。
従ってこの第2実施例では、第1実施例における第1C
図の工程と第1D図の工程とが、同一のRIEで連続的
に行われる。
なお、以上の第1及び第2実施例ではバリアメタル層と
してTiJi12及びTiWJi 13を用いたが、他
の高融点金属層やTi5i)+ 、 Mo5iX等のシ
リサイド層を、74層12及びTiwJi! 13の代
りに用いてもよい。
〔発明の効果〕
本発明による配線形成方法では、非晶質シリコン層の選
択的エツチング時にオーバエツチングが不要であるので
、微細な配線を形成することができる。
また、選択的エツチングで残された非晶質シリ・  コ
ン層のエツチング除去に伴って高融点金属を含む層がサ
イドエツチングされることはないので、信頼性の高い配
線を形成することができる。
【図面の簡単な説明】
第1図及び第2図は本発明の夫々第1実施例及び−従来
例を順次に示す側断面図である。 なお図面に用いた符号において、 12・−・−・・−・・−・−・・−・・Ti層13−
・・・−・−一−−−−−・−・TiW層14・−・−
・・・・・・・−・・・−Al配線15−・・−・・・
・・・・−・・・・非晶質Si層17a−・・−−−−
・−・・−・側壁である。

Claims (1)

  1. 【特許請求の範囲】  高融点金属を含む層を形成する工程と、 前記高融点金属を含む層の上にアルミニウムを含む層を
    形成する工程と、 前記アルミニウムを含む層の上に非晶質シリコン層を形
    成する工程と、 前記非晶質シリコン層の上にフォトレジスト層を形成し
    、このフォトレジスト層に対する露光及び現像を行って
    、エッチングマスクを形成する工程と、 前記非晶質シリコン層と前記アルミニウムを含む層と前
    記高融点金属を含む層とを前記エッチングマスクを用い
    て選択的にエッチングする工程と、このエッチングの後
    に前記エッチングマスクを除去する工程と、 前記エッチングの後に、少なくとも前記高融点金属を含
    む層の側壁に前記非晶質シリコン層とはエッチング特性
    の異なる層を形成する工程と、前記エッチング特性の異
    なる層を形成した状態で、前記エッチングで残されてい
    る前記非晶質シリコン層をエッチング除去する工程とを
    夫々具備する配線形成方法。
JP6492988A 1988-03-17 1988-03-17 配線形成方法 Pending JPH01238042A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6492988A JPH01238042A (ja) 1988-03-17 1988-03-17 配線形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6492988A JPH01238042A (ja) 1988-03-17 1988-03-17 配線形成方法

Publications (1)

Publication Number Publication Date
JPH01238042A true JPH01238042A (ja) 1989-09-22

Family

ID=13272219

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6492988A Pending JPH01238042A (ja) 1988-03-17 1988-03-17 配線形成方法

Country Status (1)

Country Link
JP (1) JPH01238042A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5294486A (en) * 1990-10-22 1994-03-15 International Business Machines Corporation Barrier improvement in thin films

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5294486A (en) * 1990-10-22 1994-03-15 International Business Machines Corporation Barrier improvement in thin films

Similar Documents

Publication Publication Date Title
KR100584485B1 (ko) 반도체 소자의 금속 부식 방지 방법
JPH05160081A (ja) ドライエッチング方法
US5792672A (en) Photoresist strip method
US6420099B1 (en) Tungsten hard mask for dry etching aluminum-containing layers
JPH1064910A (ja) 基板上に金属パターンを形成する方法
JPH06275574A (ja) ドライエッチング方法
JPH0513593A (ja) 半導体装置の製造方法
JPH01238042A (ja) 配線形成方法
JP3264035B2 (ja) ドライエッチング方法
JP2001196377A (ja) 半導体装置の製造方法
JP3371170B2 (ja) 半導体装置の製造方法
JPH05217961A (ja) シリコンの精密加工方法
US7585774B2 (en) Method for fabricating metal line of semiconductor device
US6548413B1 (en) Method to reduce microloading in metal etching
JPH05275393A (ja) ドライエッチング方法
JPH07283216A (ja) Al系金属配線構造およびそのパターニング方法
JPH0837233A (ja) 半導体装置の製造方法
KR100284311B1 (ko) 비아 콘택 저항의 개선을 위한 반도체소자 제조방법
KR100277935B1 (ko) 반도체장치의 배선형성방법
JPH04343422A (ja) クリーン化ドライエッチング方法
JPH05315322A (ja) 配線層のテーパエッチング方法
JPH07249611A (ja) 積層配線のドライエッチング方法
JPH09181081A (ja) 半導体装置の製造方法
JP2001176961A (ja) 半導体装置及び製造方法
JPH0234927A (ja) 選択的エッチング方法