JPH0234927A - 選択的エッチング方法 - Google Patents

選択的エッチング方法

Info

Publication number
JPH0234927A
JPH0234927A JP18599488A JP18599488A JPH0234927A JP H0234927 A JPH0234927 A JP H0234927A JP 18599488 A JP18599488 A JP 18599488A JP 18599488 A JP18599488 A JP 18599488A JP H0234927 A JPH0234927 A JP H0234927A
Authority
JP
Japan
Prior art keywords
film
etching
mask
prevent
overetching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP18599488A
Other languages
English (en)
Inventor
Saneya Noda
野田 実也
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP18599488A priority Critical patent/JPH0234927A/ja
Publication of JPH0234927A publication Critical patent/JPH0234927A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 以ドのr4n序に従って本発明を説明する。
A、産業上の利用分野 B00発明JR要 C0従来技術 り1発明か解決しようとする問題点[第2図]E1問題
点を解決するための手段 F1作用 G、実施例[第11A] H11発明効果 (A、産業上の利用分野) 本発明は選択的エツチング方法、特にアルミニウム、ア
ルミニウム合金、タングステン、タングステンシリサイ
ドあるいは多結晶シリコン等の膜トにマスク層を形成し
、藷マスク層をマスクとし・て」−記11Qを選択的に
エツチングする選択的エッチングノJ−法に関する。
(B、発明の概要) 本発明は、上記の選択的エッチング力法において。
マスク層t°の膜がオーバーエッチンクにより痩せて断
面が逆テーパー形状になることを防止するた・力、 金属等のIliに対するジャストエンチングの後、膜の
側面をそこに堆積1ノた保護膜で覆ってオーバーエツチ
ングを行うものである。
(C,従来技術) VLSIのより一層の高i禎化、f、 郭体素了の微細
化にイ゛rっで電極、配線膜も微細化し、そのベターニ
ングのための工・Iチングは多くの場合ドライエツチン
グにより行われている。具体的にアルミニウムあるいは
アルミニウム合金を例に採って説明すると、アルミニウ
ムあるいはアルミニウム合金からなる膜を形成した後そ
の表面にレジスト119、を塗/T】シ、露光、現像処
理を施したうえで残存1−るレノスト膜をマスクとして
アルミニウムあるいはアルミニウム合金からなる1qを
塩J、;C,Q系のカスを用いてドラーf工2rチノグ
することによ、り電極、配線膜の形成が行われる。
(D、発明が解決しようとする問題点)[第2図] ところで、J二連した従来のドライエ・ソヂンクによれ
ば、オーバーエツチング時間が長いとレジスト膜ドのア
ルミニウムあるいはその合金からなる膜、即ち、電極あ
るいは配線膜が痩せて逆テーパ−1[ニ状になろという
間通か生じる。第2図はそのような配線膜を示すもので
あり、同図において、aはl−4体)^板、bは該半導
体基板aの表面部に選択的に形成された選択酸化膜、C
は該選択酸化膜す上に形成されたアルミニウムあるいは
アルミニウム合金からなる配線1模、dはドライエツチ
ングにおけるマスクであるレノスト膜である、。
ドライエ・・!チングはウニ・Iトエッチングに比較す
るとサイ[;エツチングが少なく微細加rに趨している
といえとも塩素01等のエッチャント・と被エツチング
膜との化学反応を利用するエツチングである以トオーバ
ーエッヂング時間が長くなるとドライエツチングにより
生した配線膜Cの露出した側面がエッチャントと反応し
・て痩せることは避は得ない。そして、半導体素子の構
造の複雑化に伴い、絶縁膜の表面の凹凸が激しくなり、
凹凸の激しい下地上に配線膜や電極を形成しなければな
らなくなり、その結果、どの部分においても膜のエツチ
ングされるべきところは完全にエツチングされるように
するには充分なオーバーエツチングが必要となっている
。従って、第2図に示すように配線膜Cが無視できない
程痩せてしまう虞れがあるのである。
このような配MIIiICの痩せは、当然のことながら
配線抵抗値の増大を招く。また、ソースやドレイン等の
半導体領域の取り出し電極を形成する場合にはその電V
j!?、:痩せが生じると痩せによりなくなった部分に
ソースやトレイン等の半導体領域が露出し、半導体領域
までが一層エッチングされてしまうことになる。従って
、ドライエツチングによる配線膜、電極の痩せを防止す
る必要が生じているのである。
そのため、ドライエツチング中の下地が露出した段階で
エツチングガス中に酸化性のガスを加えてエツチングを
続ける、即ちオーバーエツチングする技術が開発され、
その技術が特願昭62−71893号により既に提案さ
れている。
この技術は途中で酸化性のガスを加えることにより配線
膜の側面を酸化し、それによって形成される酸化)漠に
より配線膜側面を保護してそこがエツチングされること
を防止しようとするものである。また、下地が露出した
段階でフッ素系のプラズマ処理を施してエツチングを行
うようにする技術も開発され、これについても特願昭6
2−71894号により提案が為されている。これは、
配線膜の側面のフッ化膜により配線膜の側面をエツチン
グから守ろうとするものである。
しかしながら、これ等の技術は保護膜である酸化膜ある
いは窒化膜を充分に厚くすることが難しく、側面保護効
果を充分に大きくすることが難しいという問題を有して
いる。
また、アルミニウムあるいはアルミニウム合金に対する
選択的ドライエツチングにおいてはその技術はある程度
の有効性を持つが保護膜の種類が被エツチング物の酸化
膜あるいは窒素膜に限定されてしまい、タングステン、
タングステンシリサイド等のドライエツチングには応用
が難しいという問題を有している。
本発明はかかる事情に鑑みて為されたもので、被エツチ
ング膜がアルミニウム、アルミニウム合金からなるか否
かを問わすマスク層下の膜がオーバーエツチングにより
痩せて逆テーパー形状になることを有効に防止すること
を目的とする。
(E、問題点を解決するための手段) 本発明選択的エツチング方法は上記問題点を解決するた
め、金属等の膜に対するジャストエツチングの後、その
膜の側面に保護膜を堆積し、その後オーバーエツチング
を行うことを特徴とする。
(F、作用) 本発明選択的エツチング方法によれば、マスク層下の膜
の側面に充分な膜厚を有する保護膜を形成してオーバー
エツチングを行うことができるので、オーバーエツチン
グによるマスク層下の膜が痩せて逆テーパー形状になる
ことを保護膜によって有効、確実に防止することができ
る。
そ1ノて、保護膜の膜種は、アルミニウムの酸化11!
Q、窒化膜というように被エツチング物や下地に拘束さ
れることなく適宜に選ぶことができ延いては配線膜、電
極の痩せの防止をアルミニウム、アルミニウム合金に対
する選択的エツチングの場合だけでなく、タングステン
、タングステ〉′シリサイド、多結晶シリコン等に対す
る選択的エツチングの場合においても行うことができる
(G、実施例)[第1図] 以下、本発明選択的エツチング方法を図示実施例に従っ
て詳細に説明する。
第1図(A)乃至(E)は本発明選択的エツチング方法
の一つの実施例を工程順に示す断面図である。
(A)シリコン半導体基板!上の絶縁膜2の表面に金属
r!A3を形成し、該金属膜3表面にレジストIt!Q
4を形成し、該レジスト膜4に露光処理、現像処理を施
す。同図(A)はレジスト膜4に対する現像処理を施し
た後の状態を示す。
(B)次いで、同図(B)に示すようにレジストII!
Q4をマスクと1ノて金属v、3をF[Eにより下地2
が露出し始める程度までエツチングする。つまり、金属
膜3の膜厚程度分エツチング(ジャストエツチング)す
る。
<C>次に、同図(C)に示すように、保護膜5を光C
VDあるいはLPGVD等により低温(室温シ200℃
)且つダメージレスに堆積する。保護膜5の膜厚は例え
ば20〜100人程度である。
(D)次に、同図(D)に示すように保護膜5に対して
RIEによりレジスト膜4下の金属膜3の側面のみにサ
イドウオールとして残存するようにエツチング処理を施
す。即ち、サイドウオール技術を駆使して金属膜3の側
面に保護膜5を形成する。
(E)その後、同図(E)に示すようにRIEによりオ
ーバーエツチングを行う。該エツチング後はレジスト膜
4及び保護膜5を除去する。尚、保護膜5は必ずしも完
全に全部除去することは必要でない。
このような選択的エツチング方法によれば、オーバーエ
ツチングの財にレジスト膜4下の金属1漠3の側面を保
Mll!25で保護しておくのでオーバーエツチングに
より金属膜3側面がエツチングされることを防止するこ
とができる。特に、保護膜5の)膜厚はCVD等で保護
膜5をデポジションするときの厚さの調節により制御す
ることがてきるので、保護v5を充分な金属膜側面保護
効果か得られるような膜厚にすることにより非常に有効
に金属膜3の痩せを防止することができ、レジスト膜4
下の金属膜3が痩せて逆デーパー形状になることを完全
に阻むことができる 尚、金属膜3がアルミニウム又はアルミニウム合金から
なる場合には保護膜5としてアモルファスシリコン膜、
ポリシリコン膜、5iOzlf&、S i N IIQ
を形成すると良い。また、金属膜3がタングステン又は
タングステンシリサイドからなる場合には保護膜5とし
てS i O2膜、SiN膜を形成すると良い。ちなみ
に、特願昭62−71893号、特願昭62−7189
4号により提案済の技術によれば、タングステンの酸化
あるいは窒化によってはほとんど膜が出来ず充分な側面
保護効果が1qられないが、本発明によれば配線膜材料
、金属材料と無関係の材質を保護膜として選ぶことがで
きるので、タングステン、タングステンシリサイドに対
する選択的エツチング方法にも本発明を適用して充分な
効果を奏することができるのである。
尚、配線膜あるいは電極として金属ではなく半導体材料
、例えば多結晶シリコン、不純物がドープされた多結晶
シリコンを用いる場合が多くなっているが、これにも本
発明を適用することができることはいうまでもない。こ
の場合は、保護膜5として5in2膜、SiN膜を形成
すると良い。
(fl 、発明の効果) 以上に述べたように、本発明選択的エツチング方法は、
金属等の股上にマスク層を形成し、該マスク層をマスク
として上記膜を選択的にエツチングする選択的エツチン
グ方法において、上記マスク層をマスクとする上記膜に
対するエツチングをその下地が露出したところで停止し
、残存する膜の側面に保ti膜を堆積し、その後、追加
のエツチングを行うことを特徴とするものである。
従って、本発明選択的エツチング方法によれば、オーバ
ーエツチングによりマスク層下の膜が痩せて逆テーパー
形状になることを保護膜によって行動、確実に防止する
ことができる。
そして、保、IFBの膜種は、アルミニウムの酸化膜、
窒化膜というように被エツチング物や下地に拘束される
ことなく適宜に選ぶことができ延いては配線膜、電極の
痩せの防止をアルミニウム、アルミニウム合金に対する
選択的エツチングの場合だけでなく、タングステン、タ
ングステンシリサイド、多結晶シリコンに対する選択的
エツチング等の場合についても行うことができる。
【図面の簡単な説明】
第1図(A)乃至(E)は本発明選択的エツチング方法
の一つの実施例を工程順に示す)断面図、第2図は発明
が解決しようとする問題点を示す断面図である。 符号の説明 2・・・下地、3・・・金属等の膜、 4・・・マスク層、5・・・保護膜。 ′X艷1を工程J順に示1針面図 第1図 区

Claims (1)

    【特許請求の範囲】
  1. (1)金属等の膜上にマスク層を形成し、該マスク層を
    マスクとして上記膜を選択的にエッチングする選択的エ
    ッチング方法において、上記マスク層をマスクとする、
    上記膜に対するエッチングをその下地が露出したところ
    で停止し、残存する上記膜の側面に保護膜を堆積し、そ
    の後、追加のエッチングを行うことを特徴とする選択的
    エッチング方法
JP18599488A 1988-07-25 1988-07-25 選択的エッチング方法 Pending JPH0234927A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP18599488A JPH0234927A (ja) 1988-07-25 1988-07-25 選択的エッチング方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP18599488A JPH0234927A (ja) 1988-07-25 1988-07-25 選択的エッチング方法

Publications (1)

Publication Number Publication Date
JPH0234927A true JPH0234927A (ja) 1990-02-05

Family

ID=16180507

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18599488A Pending JPH0234927A (ja) 1988-07-25 1988-07-25 選択的エッチング方法

Country Status (1)

Country Link
JP (1) JPH0234927A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04326516A (ja) * 1991-04-25 1992-11-16 Nec Corp 凹凸形状を有する多結晶Siのエッチバック方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04326516A (ja) * 1991-04-25 1992-11-16 Nec Corp 凹凸形状を有する多結晶Siのエッチバック方法

Similar Documents

Publication Publication Date Title
US7468319B2 (en) Method for preventing a metal corrosion in a semiconductor device
US4948459A (en) Method of enabling electrical connection to a substructure forming part of an electronic device
US4267012A (en) Process for patterning metal connections on a semiconductor structure by using a tungsten-titanium etch resistant layer
JP2000077625A5 (ja)
JPH0831456B2 (ja) 半導体装置の製造方法
US6194294B1 (en) Method of forming gate electrode in semiconductor device
JP2701773B2 (ja) エッチング方法
JPH0234927A (ja) 選択的エッチング方法
JP2003151954A5 (ja)
JP2629721B2 (ja) ドライエッチング方法
US6103633A (en) Method for cleaning metal precipitates in semiconductor processes
JP3187020B2 (ja) 半導体装置の製造方法
JP2778127B2 (ja) 半導体装置の製造方法
JP2808591B2 (ja) 半導体装置
KR100259072B1 (ko) 금속게이트 형성방법
JPH01204449A (ja) Vlsi用銅配線方法
JPH11168072A (ja) 半導体装置の製造方法
JPH09260349A (ja) 半導体装置の製造方法
JPH09266178A (ja) 半導体装置及びその製造方法
JPS59210644A (ja) 半導体装置の製造方法
JP3116414B2 (ja) ドライエッチング方法
KR100202657B1 (ko) 트랜지스터의 제조방법
JPS63239951A (ja) エツチング方法
JPH06295888A (ja) 半導体装置の製造方法
JPH0358531B2 (ja)