JPH01232768A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概　要〕 ＥＰＲＯＭにおける蓄積ゲートと制御ゲートのように、
絶縁層を介して対向する積層構造を有する多結晶シリコ
ン層間の容量を利用する半導体装置に関し。

相互の間に介在する絶縁層の特性を損なわずに積層構造
の多結晶シリコン層に不純物を導入可能とする方法を提
供することを目的とし。

間に介在する絶縁層によって互いに分離され露出した側
面を有する複数の多結晶シリコン層を形成する工程と、
該多結晶シリコン層に導入すべき不純物を含有する珪酸
ガラス層を少なくとも該側面に堆積する工程と、該側面
に該珪酸ガラス層が堆積された該多結晶シリコン層を所
定温度で熱処理することによって該不純物を該多結晶シ
リコン層に導入する工程とを含むことにより構成される
。

〔産業上の利用分野〕

本発明は、　ＥＰＲＯＭ（Ｅｌｅｃｔｒｉｃａｌｌｙ　
Ｐｒｏｇｒａ＋＋＋ｍａｂｌｅＲｅａｄ−ｏｎｌｙ　Ｍ
ｅｍｏｒｙ）における蓄積ゲートと制御ゲートのように
、絶縁層を介して対向する積層構造を有する多結晶シリ
コン層間の容量を利用する半導体装置の製造方法、詳し
くは該積層構造の多結晶シリコン層に選択的に不純物を
導入する方法に関する。

〔従来の技術〕

半導体装置において、素子の微細化にともなってその製
造プロセスの低温化が図られている。しかしながら、多
結晶シリコン層を熱酸化してその表面に二酸化シリコン
（ＳｉＯ□）から成る絶縁層を形成する工程を１０００
℃以下の低温で実施すると、得られる絶縁層の耐リーク
特性が低下するという問題が生じる。これに対して、熱
酸化工程における雰囲気中の酸化性ガスの分圧比を下げ
、酸化速度がきわめて低い条件の下で酸化膜を形成する
ことにより実用的な耐リーク特性を有するＳｉｎｇ絶縁
層を形成することが可能である。

〔発明が解決しようとする課題〕

しかしながら、酸化性ガスの分圧比を下げることにより
、別の問題が発生する。

すなわち、一般に、多結晶シリコン層を電極として用い
るためには、不純物を導入して低抵抗値を付与する必要
がある。ところが、あらかじめ燐（Ｐ）等の不純物がド
ープされている多結晶シリコン層を、低分圧比の酸化性
ガスを含む雰囲気中において、　１ｏｏｏ℃以下の温度
で熱酸化した場合。

形成されるＳｉＯ□絶縁層の層厚のウェハ内における分
布が不均一になる。

上記のような分布の不均一は、絶縁層の容量を利用する
半導体装置においては、特性のバラツキを生じる原因と
なる。例えばＥＦＲＯＭにおいては。

外部回路から電気的に分離された蓄積電極（フローティ
ングゲート）に注入された電荷によって情報の保持が行
われるが、蓄積電極と制御電極（コントロールゲート）
間に介在する′４ｊＡ縁層の厚さが異なると、書込み電
圧あるいは読出し電圧にバラツキを生じ、動作マージン
あるいは製造歩留りが低下する原因となる。

一方１不純物がドープされていない多結晶シリコン層に
おいては、このような不均一分布は生じないことから、
多結晶シリコン層に不純物をドープせずに熱酸化を行っ
て５ｉＯｚ絶縁層を形成したのら、イオン注入により多
結晶シリコン層に不純物を導入すれば、前記層厚の不均
一分布は解決できるが、　ＳｉＯ□絶縁層にも不純物が
注入され、その耐リーク特性が低下する問題がある。こ
のような耐リーク特性の低下は、　ＥＦＲＯＭにおいて
は、書込み情報の保持特性を劣化させ、メモリとしての
信頼を低下させる原因となる。

本発明は、不純物がドープされていない多結晶シリコン
層表面に形成されたＳｉｎｇ絶縁層の耐リーク特性を損
なうことなく、前記多結晶シリコン層に不純物を導入可
能とすることを目的とする。

〔課題を解決するための手段〕

上記目的は９間に介在する絶縁層によって互いに分離さ
れ露出した側面を有する複数の多結晶シリコン層を形成
する工程と、該多結晶シリコン層に導入すべき不純物を
含有する珪酸ガラス層を少なくとも該側面に堆積する工
程と、該側面に該珪酸ガラス層が堆積された該多結晶シ
リコン層を所定温度で熱処理することによって該不純物
を該多結晶シリコン層に導入する工程とを含むことを特
徴とする１本発明に係る半導体装置の製造方法によって
達成される。

〔作　用〕

上表面がｓ；ｏ、ＪＷによって覆われている多結晶シリ
コン電極層もしくは間にＳｉＯ□層が介在することによ
り互いに分離されている複数の多結晶シリコン電極層の
少なくとも側面に、砒素（Ａｓ）または燐（Ｐ）等の多
結晶シリコン中でｎ型の不純物となる成分を含有する珪
酸ガラス層を堆積するか、またはこれらの成分を含有す
るシラノール化合物と溶剤から成る溶液（通称スピンオ
ングラス）を塗布したのち乾燥・脱水して珪酸ガラス層
を形成し。

多結晶シリコン電極層を熱処理する。これにより側面か
らｎ型不純物が多結晶シリコン電極層中に拡散し、これ
を低抵抗にする。一方、前記ＳｉＯ□層中には前記不純
物は拡散しないので、耐リーク特性の低下を防止できる
。

〔実施例〕

以下本発明の実施例を図面を参照して説明する。

第１図はｎＴ’ＲＯＭの製造において本発明を適用する
工程を示す要部断面図である。

まず、第１図（ａ）に示すように、シリコンウェハ等の
半導体基板ｌの所定領域には通常のＬＯＣＯＳ法等の技
術により分離絶縁層２を形成する。そして。

分離絶縁層２によって区画された素子形成領域３におけ
る半導体基板１表面を熱酸化してゲート絶縁層４を形成
する。

次いで、第１図（ｂ）に示すように、半導体基板１上の
全面に、厚さ１０００〜２０００人の多結晶シリコン層
５を形成する。多結晶シリコン層５の形成は。

例えば、５ｉ１１．　　（モノシラン）の熱分解による
減圧ＣＶＤ（化学気相堆積）法等の技術を用いる。この
場合の成長温度は６００℃、圧力は０．１　”＝　１０
Ｔｏｒｒの範囲が適当である。

上記ののち、酸化性雰囲気中で半導体基板１を加熱し、
多結晶シリコン層５の表面に厚さ約４００人の酸化膜（
ＳｉＯ□）６を形成する。この酸化温度は約１０００℃
、雰囲気は５％の酸素を含む酸素・アルゴン混合ガスが
適当である。さらに、多結晶シリコン層５と同様にして
、酸化膜６上に厚さ３０００人程度０多結晶シリコン層
７を形成する。なお、これに引き続いて、多結晶シリコ
ンＮ７に９例えばｒ’Ｏｃ　Ｉ　３　（オキシ３塩化燐
）を用いる気相拡散法により、ｎ型不純物であるｅ（ｐ
）をドーピングしてもよい。

次いで０通常のフォトエツチング技術を用いて。

多結晶シリコン層５．Ｍ化膜６．多結晶シリコン層７を
所定形状にパターンニングする。このようにして第１図
（Ｃ）に示すように、前記多結晶シリコン層５から成る
蓄積電極（フローティングゲート）５１および前記多結
晶シリコン層７から成る制御電極（コントロールゲート
）６が形成される。

なお、前記素子形成領域３内に露出しているゲート絶縁
層４を、上記パターンニングの工程において除去してお
く。

上記のようにして、蓄積電極５１と制御電極７１間には
、前記酸化膜６から成る絶縁層６１が介在しており、蓄
積電極５１はゲート絶縁層４および絶縁層６１により半
導体基板ｌおよび外部回路から分離された構造となって
いる。また、蓄積電極５１および制御電極７１の側面は
、それぞれを構成する多結晶シリコン層が露出した状態
となっている。

次いで、第１図（ｄｌに示すように、半導体基板１上の
全面に、ｎ型不純物として１例えば砒素（Ａｓ）を含有
する厚さ２０００人程度０珪酸ガラス層８を形成する。

珪酸ガラス層８の形成は９通常のＣＶＤ技術、あるいは
スパッタリング等公知のＰＶＤ　（物理的気相堆積）技
術を用いる乾式法でもよく、また。

所定の不純物を添加したシラノール化合物と溶剤から成
る溶液（スピンオングラス）をスピンコーティング等の
方法により塗布し、これを所定温度でベーキングして脱
水させる方法を用いてもよい。

ＣＶＤ技術を用いる場合には、原料ガスとして。

例えばＳ　ｉ　Ｉｆ　４とＡｓ１ｌ、（アルシン）とＱ
、　（酸素）の混合ガスを用い、この混合ガスの圧力を
０．１〜１０Ｔｏｒｒとし、温度３５０〜４５０℃で珪
酸ガラス層８を成長させる。なお、珪酸ガラス層８中の
不純物Ａｓの含有量は３〜５重量％となるように前記混
合ガスの組成を制御する。

一方、前記スピンオングラスを塗布する方法の場合には
、　ＳｉＯ□を８重量％と不純物としてＡｓｚＯｓ（砒
酸）を３．５ｇ／ｌｏＯｍｌ含むスピンオングラスを６
０００ＲＰＭでスピンコーティングしたのち、酸素ガス
中で４５０℃、６０分間ベーキングを行う。

次いで、珪酸ガラスＮ８が形成された半導体基板１を１
例えば９００℃程度の温度で加熱する。その結果、蓄積
電極５１および制御電極７１を構成する多結晶シリコン
層に珪酸ガラス層８からＡｓ不純物が拡散する。加熱方
法としては、炉を用いる熱処理でもよ（、また、ハロゲ
ンランプ等を用いる周知のランプアニール法により行っ
てもよい。

上記の熱処理において、　Ａｓ不純物は絶縁層６１には
拡散しない。したがって、蓄積電極５１に対してしは、
珪酸ガラス層８と接する側面からのみ拡ｊｉ父が行われ
る。一方、制御電極７１に対しては、側面および上面か
ら拡散が行われる。また、素子形成領域３内において珪
酸ガラス層８と接している半導体基板ｌにもＡｓ不純物
が拡散し、ｎ型のソース／ドレイン領域９が形成される
。

以下１通常の方法にしたがって、珪酸ガラス層８を選択
的に除去したのち、第１図（ｅ）に示すように、絶縁祠
料から成るキャンプ層１０を半導体基板１に形成し、さ
らに、ソース／ドレイン領域９上のキャップ層ｌＯに開
口を設け、この開口を通じてソース／ドレイン領域に接
続されたソース／ドレイン電１７４１１を形成して、　
ＩＥｒ’ＲＯＭが完成される。

上記の工程によって形成された絶縁層６■の厚さは、半
導体基板１を構成するウェハ上で良好な均一を有し、蓄
積電極５１と制御電極７１間の容量のバラツキが低減さ
れている。また、蓄積電極５１および制御電極７１に不
純物を導入する工程において。

絶縁層６１内には不純物が導入されないために、絶縁Ｎ
６１は良好な耐リーク性を有しており、蓄積電極５１に
注入された電荷の長期間保持が保証される。

なお、上記において、蓄積電極５１および制御電極７１
に導入される不純物はａ　（Ｐ）でも同様である。この
場合、　ＣＶＤ技術を用いてＰを含有する珪酸ガラスを
形成してもよく、また、ＰｚＯｓ（５酸化燐）を添加し
たスピンオングラスを塗布・ヘーキングする方法を用い
てもよい。

また１本発明の方法は９例えば多結晶シリコン層上に絶
縁層のみが存在し、制御電極７１に相当する多結晶シリ
コン層が存在しない構造において。

該多結晶シリコン層に側面から不純物を導入する場合に
も適用できることは言うまでもない。

〔発明の効果〕

本発明によれば、シリコンウェハ上に堆積された多結晶
シリコン層上に均一な厚さの熱酸化膜を生成可能とし、
しかも、この熱酸化膜の耐リーク特性を損なうことなく
、前記多結晶シリコン層に不純物を導入可能となる。そ
の結果、８込みおよび読出し特性が均一であり、かつ、
書込み情報の保持特性がすぐれたＥＰｌ？ＯＭを高歩留
りで装造可能とする効果がある。

【図面の簡単な説明】

第１図はＥＰＩＩＯＨの製造において本発明を適用する
工程を示す要部断面図である。 図において。 ｌは半導体基板。 ２は分離絶縁層。 ３は素子形成領域。 ４はゲート絶縁層。 ５は多結晶シリコン層。 ６ば酸化膜。 ７ば多結晶シリコン層２ ８は珪酸ガラス層。 ９はソース／ドレイン領域。 １０はキャップ層。 １１はソース／ドレイン電極。 ５１は蓄積電極。 ６１は絶縁層。 ７１は制御電極 である。 木１発明ε直阿す３１本！ Ｙ１＠

Claims (1)

1. 【特許請求の範囲】 １）間に介在する絶縁層によって互いに分離され露出し
   た側面を有する複数の多結晶シリコン層を形成する工程
   と、 該多結晶シリコン層に導入すべき不純物を含有する珪酸
   ガラス層を少なくとも該側面に堆積する工程と、 該側面に該珪酸ガラス層が堆積された該多結晶シリコン
   層を所定温度で熱処理することによって該不純物を該多
   結晶シリコン層に導入する工程とを含むことを特徴とす
   る半導体装置の製造方法。 ２）絶縁層により覆われた上表面と露出した側面を有す
   る多結晶シリコン層を形成する工程と、該多結晶シリコ
   ン層に導入すべき不純物を成分として含有する珪酸ガラ
   ス層を少なくとも該側面に堆積する工程と、 該側面に該珪酸ガラス層が堆積された該多結晶シリコン
   層を所定温度で熱処理することによって該不純物を該多
   結晶シリコン層に導入する工程とを含むことを特徴とす
   る半導体装置の製造方法。