JPH01218018A - 半導体材料を高融点金属に変換する方法及び前記方法を利用して製造される半導体装置 - Google Patents
半導体材料を高融点金属に変換する方法及び前記方法を利用して製造される半導体装置Info
- Publication number
- JPH01218018A JPH01218018A JP28903288A JP28903288A JPH01218018A JP H01218018 A JPH01218018 A JP H01218018A JP 28903288 A JP28903288 A JP 28903288A JP 28903288 A JP28903288 A JP 28903288A JP H01218018 A JPH01218018 A JP H01218018A
- Authority
- JP
- Japan
- Prior art keywords
- silicon
- source
- tungsten
- drain
- melting point
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 229910052751 metal Inorganic materials 0.000 title claims abstract description 15
- 239000002184 metal Substances 0.000 title claims abstract description 15
- 238000002844 melting Methods 0.000 title claims abstract description 11
- 230000008018 melting Effects 0.000 title claims abstract description 10
- 238000000034 method Methods 0.000 title claims description 39
- 239000004065 semiconductor Substances 0.000 title claims description 19
- 239000000463 material Substances 0.000 title claims description 8
- 239000000758 substrate Substances 0.000 claims abstract description 24
- 239000011810 insulating material Substances 0.000 claims abstract description 6
- 125000006850 spacer group Chemical group 0.000 claims abstract description 4
- 239000003870 refractory metal Substances 0.000 claims description 19
- 238000006243 chemical reaction Methods 0.000 claims description 9
- 150000001875 compounds Chemical class 0.000 claims 1
- 239000010410 layer Substances 0.000 abstract description 32
- 239000007789 gas Substances 0.000 abstract description 24
- 239000012159 carrier gas Substances 0.000 abstract description 11
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 4
- 238000002955 isolation Methods 0.000 abstract description 3
- 229910007277 Si3 N4 Inorganic materials 0.000 abstract 1
- 239000011247 coating layer Substances 0.000 abstract 1
- 229910052681 coesite Inorganic materials 0.000 abstract 1
- 229910052906 cristobalite Inorganic materials 0.000 abstract 1
- 239000000377 silicon dioxide Substances 0.000 abstract 1
- 235000012239 silicon dioxide Nutrition 0.000 abstract 1
- 229910052682 stishovite Inorganic materials 0.000 abstract 1
- 229910052905 tridymite Inorganic materials 0.000 abstract 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 67
- 229910052710 silicon Inorganic materials 0.000 description 67
- 239000010703 silicon Substances 0.000 description 67
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 46
- 229910052721 tungsten Inorganic materials 0.000 description 46
- 239000010937 tungsten Substances 0.000 description 46
- 238000000151 deposition Methods 0.000 description 16
- 230000008021 deposition Effects 0.000 description 14
- NXHILIPIEUBEPD-UHFFFAOYSA-H tungsten hexafluoride Chemical compound F[W](F)(F)(F)(F)F NXHILIPIEUBEPD-UHFFFAOYSA-H 0.000 description 14
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 9
- 229910052739 hydrogen Inorganic materials 0.000 description 9
- 239000001257 hydrogen Substances 0.000 description 9
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 6
- 229920005591 polysilicon Polymers 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 5
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 3
- 238000001020 plasma etching Methods 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 239000011733 molybdenum Substances 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 238000011946 reduction process Methods 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 241000238557 Decapoda Species 0.000 description 1
- 241000257465 Echinoidea Species 0.000 description 1
- PXGOKWXKJXAPGV-UHFFFAOYSA-N Fluorine Chemical compound FF PXGOKWXKJXAPGV-UHFFFAOYSA-N 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000001307 helium Substances 0.000 description 1
- 229910052734 helium Inorganic materials 0.000 description 1
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 1
- 150000002431 hydrogen Chemical class 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 229920001296 polysiloxane Polymers 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- WNUPENMBHHEARK-UHFFFAOYSA-N silicon tungsten Chemical compound [Si].[W] WNUPENMBHHEARK-UHFFFAOYSA-N 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical group [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
- H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/04—Coating on selected surface areas, e.g. using masks
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/06—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material
- C23C16/08—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material from metal halides
- C23C16/14—Deposition of only one other metal element
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
- H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
Landscapes
- Chemical & Material Sciences (AREA)
- Engineering & Computer Science (AREA)
- General Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Materials Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Mechanical Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
Ａ、産業上の利用分野
本発明は半導体基板上への金属の蒸着方法に係り、更に
詳しくは、シリコンを高融点金属に選択的に変換するＣ
ＶＤ方法及び前記ＣＶＤ方法を利用して製造されるＭＯ
８半導体装置に関する。
詳しくは、シリコンを高融点金属に選択的に変換するＣ
ＶＤ方法及び前記ＣＶＤ方法を利用して製造されるＭＯ
８半導体装置に関する。
Ｂ、背景技術
半導体装置の製造分野においては半導体チップ上の素子
密度を大きくして装置の動作速度を向上させようとする
努力が続けられている。チップ上に装置を高密度に形成
しても装置に対する信頼性は高く維持されなければなら
ない。ＭＯ８装置の製造分野においてはタングステンや
モリブデンのような高融点金属の堆積に関して数々の研
究が行なわれてきている。高融点金属は優れた拡散障壁
性質を有し且つシリコンとの接触抵抗が低い。
密度を大きくして装置の動作速度を向上させようとする
努力が続けられている。チップ上に装置を高密度に形成
しても装置に対する信頼性は高く維持されなければなら
ない。ＭＯ８装置の製造分野においてはタングステンや
モリブデンのような高融点金属の堆積に関して数々の研
究が行なわれてきている。高融点金属は優れた拡散障壁
性質を有し且つシリコンとの接触抵抗が低い。
現在、タングステンの選択的堆積は六フッ化タングステ
ン・ガスのシリコン及び水素還元によって実行されてい
る。タングステンが次式に従って六フッ化タングステン
のシリコン還元によって堆積種されているであろうこと
は良く知られている。
ン・ガスのシリコン及び水素還元によって実行されてい
る。タングステンが次式に従って六フッ化タングステン
のシリコン還元によって堆積種されているであろうこと
は良く知られている。
２ＷＦ ＋３Ｓｉ→２ Ｗ ＋ ５ Ｓ ｉＦ ４↑
しかしながら、シリコン還元は自己制限状態（反応がそ
れ以上は進まないこと。）になり易いと考えられてぎて
おり、また、エンクローチ（侵食）という問題を有して
いることも知られている。タングステンを所望の厚さに
堆積するために水素還元をシリコン還元の他に加えるこ
とがある。しかし、この水素還元方法も深刻なエンクロ
ーチ問題ｔ［している。更に、タングステン堆積の選択
性はウニ・・の予備堆積（プレデポジション）状態、堆
積工程用容器の構造、真空度、基板の加熱方法、精巧な
ベーク及び排気工程サイクル等によって非常に敏感に影
響を受ける。再現性の低さ、炉内温度が４００℃におけ
る成長速度の遅さ（１０ｎｍ／ｍｉｎより遅い。）、及
び堆積の選択性の悪さはこれらの方法における主たる欠
点である。更に、水素還元工程で発生するＨＦは装置中
の埋込み酸化物領域を侵食し、前記酸化物の縁部かも六
フッ化タングステンを基板へ侵入させてしまうことにな
る。また、露出されたシリコンの密度が選択性を決定す
るので工程の選択性が減小する。
しかしながら、シリコン還元は自己制限状態（反応がそ
れ以上は進まないこと。）になり易いと考えられてぎて
おり、また、エンクローチ（侵食）という問題を有して
いることも知られている。タングステンを所望の厚さに
堆積するために水素還元をシリコン還元の他に加えるこ
とがある。しかし、この水素還元方法も深刻なエンクロ
ーチ問題ｔ［している。更に、タングステン堆積の選択
性はウニ・・の予備堆積（プレデポジション）状態、堆
積工程用容器の構造、真空度、基板の加熱方法、精巧な
ベーク及び排気工程サイクル等によって非常に敏感に影
響を受ける。再現性の低さ、炉内温度が４００℃におけ
る成長速度の遅さ（１０ｎｍ／ｍｉｎより遅い。）、及
び堆積の選択性の悪さはこれらの方法における主たる欠
点である。更に、水素還元工程で発生するＨＦは装置中
の埋込み酸化物領域を侵食し、前記酸化物の縁部かも六
フッ化タングステンを基板へ侵入させてしまうことにな
る。また、露出されたシリコンの密度が選択性を決定す
るので工程の選択性が減小する。
タングステンの堆積方法に関する上述の問題点を解決す
るための数々の方法が既に提案されている。例えば、本
出願人による米国特許出願第０４４２６２号（１９８７
年４月３０日、米国出願）には、基板がＷＦ６ガスにさ
らされてわずかのシリコンがタングステンに変換された
後にプラズマ堆積によってシリコン層が堆積され、再び
ＷＦ６ガスにさらされ、これが繰り返されて所望の厚さ
のシリコンがタングステンに変換される方法が記載され
ている。米国特許第４５９５６０８号には基板が同期的
にＣＶＤ装置から取出されてタングステンが堆積される
べきでない領域が蒸気にさらされ、再びＣＶＤ装置に戻
される方法が記載されており、この方法もシリコン還元
の他に水素還元を用いている。
るための数々の方法が既に提案されている。例えば、本
出願人による米国特許出願第０４４２６２号（１９８７
年４月３０日、米国出願）には、基板がＷＦ６ガスにさ
らされてわずかのシリコンがタングステンに変換された
後にプラズマ堆積によってシリコン層が堆積され、再び
ＷＦ６ガスにさらされ、これが繰り返されて所望の厚さ
のシリコンがタングステンに変換される方法が記載され
ている。米国特許第４５９５６０８号には基板が同期的
にＣＶＤ装置から取出されてタングステンが堆積される
べきでない領域が蒸気にさらされ、再びＣＶＤ装置に戻
される方法が記載されており、この方法もシリコン還元
の他に水素還元を用いている。
Ｃ９開示の概要
本発明は高融点金属の六フッ化物のシリコン還元だけを
利用して（水素還元は利用しない。）ＣＶＤ環境（ＣＶ
Ｄ装置）において高融点金属層を堆積する方法に関する
。基板は所定の厚さを有する１つあるいは複数の領域を
有している。本発明者等は六フッ化金属ガスの流量及び
ＣＶＤプロセス・パラメータの１つあるいは複数を調整
することによりシリコン還元工程が自己制限的でなくな
り、所望の厚さのシリコンを高融点金属に変換させるこ
とができるということを発見した。調整されるプロセス
・パラメータは温度、全圧力、六フッ化ガスの部分圧力
、及びキャリヤガスの流量である。
利用して（水素還元は利用しない。）ＣＶＤ環境（ＣＶ
Ｄ装置）において高融点金属層を堆積する方法に関する
。基板は所定の厚さを有する１つあるいは複数の領域を
有している。本発明者等は六フッ化金属ガスの流量及び
ＣＶＤプロセス・パラメータの１つあるいは複数を調整
することによりシリコン還元工程が自己制限的でなくな
り、所望の厚さのシリコンを高融点金属に変換させるこ
とができるということを発見した。調整されるプロセス
・パラメータは温度、全圧力、六フッ化ガスの部分圧力
、及びキャリヤガスの流量である。
本発明の方法は半導体装置及び層間金属接続の製造に利
用でき、多層間接続用のピア・ホールの平坦化にも有用
である。本発明の工程を利用する新規な半導体装置の構
造においては、ソース、ドレイン、及びゲート・シリコ
ンは１つのステップでタングステンに変換される。本発
明のタングステン・ゲートはミツド・ギャップ状の仕事
関数（ＭＯ３構造におけるエネルギー・バンド状態のこ
と。）及び低い抵抗を有し、サブ・ミクロンＭＯ８装置
にとって特に有用である。
用でき、多層間接続用のピア・ホールの平坦化にも有用
である。本発明の工程を利用する新規な半導体装置の構
造においては、ソース、ドレイン、及びゲート・シリコ
ンは１つのステップでタングステンに変換される。本発
明のタングステン・ゲートはミツド・ギャップ状の仕事
関数（ＭＯ３構造におけるエネルギー・バンド状態のこ
と。）及び低い抵抗を有し、サブ・ミクロンＭＯ８装置
にとって特に有用である。
本発明を利用する製造方法によれば、シリコン基板はド
レイン及びソース領域とシリコン・ゲ−トが特定されて
いる表面を有し、前記シリコン・ゲートは頂部、底部及
び側壁部に絶縁層材料を有し、前記ドレイン及びソース
領域に隣接して配置されている。更に、埋込み分離領域
が、シリコン・ゲートを挟んで離隔している前記ドレイ
ン及びソース領域に隣接して配置されている。ゲート材
料としてポリシリコンを用いることは良（知られている
が、本発明では、ポリシリコンに限らず、単結晶シリコ
ンやアモルファス・シリコン基板いられる。シリコンは
選択的エピタキシャル成長のような適宜な方法によりソ
ース及びドレイン領域上に選択的に堆積される。ゲート
の頂部の絶縁層は後にＲＩＥあるいはウェット・エッチ
工程により除去される。
レイン及びソース領域とシリコン・ゲ−トが特定されて
いる表面を有し、前記シリコン・ゲートは頂部、底部及
び側壁部に絶縁層材料を有し、前記ドレイン及びソース
領域に隣接して配置されている。更に、埋込み分離領域
が、シリコン・ゲートを挟んで離隔している前記ドレイ
ン及びソース領域に隣接して配置されている。ゲート材
料としてポリシリコンを用いることは良（知られている
が、本発明では、ポリシリコンに限らず、単結晶シリコ
ンやアモルファス・シリコン基板いられる。シリコンは
選択的エピタキシャル成長のような適宜な方法によりソ
ース及びドレイン領域上に選択的に堆積される。ゲート
の頂部の絶縁層は後にＲＩＥあるいはウェット・エッチ
工程により除去される。
その後、基板は化学的気相成長方法が行なわれる環境下
で六フッ化高融点金属ガスの流れにさらされる。ガス流
量およびＣＶＤプロセス・パラメータはシリコン・ゲー
ト及びソース及びドレイン・シリコンが、所望の場合に
はシリコン材料の厚さの全体まで、高融点金属に変換す
るように調整される。一実施例では、絶縁物質のサイド
ウオール−スペーサが、基板をＣＶＤ工程にさらす前に
、ソース及びドレイン・シリコン層上に選択的に付着さ
れる。
で六フッ化高融点金属ガスの流れにさらされる。ガス流
量およびＣＶＤプロセス・パラメータはシリコン・ゲー
ト及びソース及びドレイン・シリコンが、所望の場合に
はシリコン材料の厚さの全体まで、高融点金属に変換す
るように調整される。一実施例では、絶縁物質のサイド
ウオール−スペーサが、基板をＣＶＤ工程にさらす前に
、ソース及びドレイン・シリコン層上に選択的に付着さ
れる。
ソース及びドレイン領域上のシリコンの厚さは、ミツド
ギャップ型仕事関数のゲートを形成したい場合には、シ
リコン・ゲートの厚さと実質的に同じ厚さでなければな
らない。ソース・ドレインとゲート・シリコンとの間の
高さの相違はゲートと基板との間のゲート酸化物層にだ
け起因する程度である。こうして、ソース−ドレイン・
シリコン領域の厚さの全部が高融点金属に変換されると
き、シリコン・ゲートの全ても高融点金属に変換される
。
ギャップ型仕事関数のゲートを形成したい場合には、シ
リコン・ゲートの厚さと実質的に同じ厚さでなければな
らない。ソース・ドレインとゲート・シリコンとの間の
高さの相違はゲートと基板との間のゲート酸化物層にだ
け起因する程度である。こうして、ソース−ドレイン・
シリコン領域の厚さの全部が高融点金属に変換されると
き、シリコン・ゲートの全ても高融点金属に変換される
。
代わりに、ソース及びドレイン・シリコンがシリコン・
ゲートの厚さよりも小さな厚さに成長されてもよい。こ
のような実施例では、ソース及びドレイン領域の全部が
高融点金属に変換されるとき、シリコン・ゲートについ
てはその一部しか高融点金属に変換されない。
ゲートの厚さよりも小さな厚さに成長されてもよい。こ
のような実施例では、ソース及びドレイン領域の全部が
高融点金属に変換されるとき、シリコン・ゲートについ
てはその一部しか高融点金属に変換されない。
還元工程で水素を使うことのないようにすることによっ
て、埋設酸化物領域がエツチングされるという問題が解
決される。本発明の方法は標準的なＣＶＤ工程用装置を
用いて容易に実行される。
て、埋設酸化物領域がエツチングされるという問題が解
決される。本発明の方法は標準的なＣＶＤ工程用装置を
用いて容易に実行される。
Ｄ、実施例
第１図は標準的ＣＭＯ製造工程後のシリコン・ウェハを
示している。ウェハはシリコン・基板１２、ソース領域
１４、及びドレイン領域１６を有している。シリコン基
板１２はＰ導電型、ソース及びドレイン領域１４及び１
６はｎ＋４電型として示されているが、Ｐ中型のソース
及びドレイン、及びｎ型のシリコン基板であってもよい
。ウェハは埋設分離領域１８及び２０を有し、これらは
シリコン酸化物あるいはシリコン窒化物から形成されて
もよい。ゲート領域２２はゲート酸化物層２４及びシリ
コン・ゲート層２６を有している。また、ゲート領域２
２はサイドウオール２７及び２８、及びトップウオール
５０を有し、これらはＳｉＯあるいはＳｉ３Ｎ４のよう
な絶縁物質から形成サレテゝ゛る０基板１２及びゲート
層２６に用いられるシリコンは、単結晶シリコン、ポリ
シリコン、あるいはアモルファス・シリコンのいずれで
あってもよい。好ましい実施例では、基板１２が単結晶
シリコンであり、ゲート層２６がポリシリコンである。
示している。ウェハはシリコン・基板１２、ソース領域
１４、及びドレイン領域１６を有している。シリコン基
板１２はＰ導電型、ソース及びドレイン領域１４及び１
６はｎ＋４電型として示されているが、Ｐ中型のソース
及びドレイン、及びｎ型のシリコン基板であってもよい
。ウェハは埋設分離領域１８及び２０を有し、これらは
シリコン酸化物あるいはシリコン窒化物から形成されて
もよい。ゲート領域２２はゲート酸化物層２４及びシリ
コン・ゲート層２６を有している。また、ゲート領域２
２はサイドウオール２７及び２８、及びトップウオール
５０を有し、これらはＳｉＯあるいはＳｉ３Ｎ４のよう
な絶縁物質から形成サレテゝ゛る０基板１２及びゲート
層２６に用いられるシリコンは、単結晶シリコン、ポリ
シリコン、あるいはアモルファス・シリコンのいずれで
あってもよい。好ましい実施例では、基板１２が単結晶
シリコンであり、ゲート層２６がポリシリコンである。
典型的には、ゲート酸化物領域２４は約ＩＺ５ｎｍの厚
さである。ゲート・シリコン２６は約４００ ｎｍの厚
さであり、サイドウオール２７．２８は約１５０ ｎｍ
の厚さであり、トップウオール３０Ｈ典型的には約２０
ｎｍの厚さである。
さである。ゲート・シリコン２６は約４００ ｎｍの厚
さであり、サイドウオール２７．２８は約１５０ ｎｍ
の厚さであり、トップウオール３０Ｈ典型的には約２０
ｎｍの厚さである。
第２図に示されるように、ソース及びドレイン領域１４
及び１６の上にはソー７１７９３７層ろ２及びドレイン
・シリコン層３４が成長される。
及び１６の上にはソー７１７９３７層ろ２及びドレイン
・シリコン層３４が成長される。
ソース及びドレイン・シリコン層６２及び３４は好まし
くは選択的エピタキシャル成長で形成されるが、他の方
法で形成されてもよい。シリコン層６２及び３４はいか
なる所望の厚さにも形成され、臨界厚さに制限されない
。ここで、臨界厚さとは、半導体材料と高融点金属の六
フッ化物との間の反応が自己制限されるときの厚さであ
る。例えば、シリコンのタンへの変換は普通は２０ｎｍ
から３０ｎｍ程度の範囲の厚さで停止する。
くは選択的エピタキシャル成長で形成されるが、他の方
法で形成されてもよい。シリコン層６２及び３４はいか
なる所望の厚さにも形成され、臨界厚さに制限されない
。ここで、臨界厚さとは、半導体材料と高融点金属の六
フッ化物との間の反応が自己制限されるときの厚さであ
る。例えば、シリコンのタンへの変換は普通は２０ｎｍ
から３０ｎｍ程度の範囲の厚さで停止する。
第３図に示されるように、Ｓ ｒ ０２あるいは５ｉ６
Ｎ４の如き絶縁材料のブランケット層３６か基板全体を
被うように堆積される。ブランケット層３６は次に例え
ば反応性イオン・エツチングによって選択的にエツチン
グされ、第４図に示されるように、ソース及びドレイン
・シリコン層６２及び３４の両側にサイドウオール−ス
ペーサ３８が残される。
Ｎ４の如き絶縁材料のブランケット層３６か基板全体を
被うように堆積される。ブランケット層３６は次に例え
ば反応性イオン・エツチングによって選択的にエツチン
グされ、第４図に示されるように、ソース及びドレイン
・シリコン層６２及び３４の両側にサイドウオール−ス
ペーサ３８が残される。
絶縁性のトップウオール層３０は次に、第５図に示され
るように、ＲＩＥあるいは化学的ウェット・エッチによ
って除去される。
るように、ＲＩＥあるいは化学的ウェット・エッチによ
って除去される。
次に、化学的気相成長法と同じ環境内で高融点金属の六
フッ化物のガスにさらすことにより、シリコン領域２６
．３２及び３４が高融点金属に変換される。第６図に示
されるように、シリコン領域２６．３２及び６４はタン
グステンに完全に変換される。
フッ化物のガスにさらすことにより、シリコン領域２６
．３２及び３４が高融点金属に変換される。第６図に示
されるように、シリコン領域２６．３２及び６４はタン
グステンに完全に変換される。
シリコン領域２６．３２及び３４の全体の変換が各領域
の厚さが実質的に等しいときに完了するようにしてもよ
い。この結果得られる装置はソース−ドレインとゲート
との間の高さの相違がゲート酸化物層の厚さ分だゆであ
り、ミツドギャップ型仕事関数を示すことが分っている
。このミツドギャップ型仕事関数によって、ｎあるいは
Ｐチャネル用のチャネル・イオン注入を行なわな（ても
、±０．６Ｖという所望のしきい値電圧が得られる。
の厚さが実質的に等しいときに完了するようにしてもよ
い。この結果得られる装置はソース−ドレインとゲート
との間の高さの相違がゲート酸化物層の厚さ分だゆであ
り、ミツドギャップ型仕事関数を示すことが分っている
。このミツドギャップ型仕事関数によって、ｎあるいは
Ｐチャネル用のチャネル・イオン注入を行なわな（ても
、±０．６Ｖという所望のしきい値電圧が得られる。
こうして、ＰＭＯ８の劣った埋込みチャネル動作を回避
できると同時にＭＭＯ８の高い移動度及び相互コンダク
タンスを得ることができる。
できると同時にＭＭＯ８の高い移動度及び相互コンダク
タンスを得ることができる。
しかしながら、ゲート・シリコンの一部だけがタングス
テンに変換されてもよい。そのような実施例では、ソー
ス及びドレイン領域上に堆積されたシリコンの厚さはゲ
ート・シリコンよりも小さい。シリコンからタングステ
ンへの変換工程はソース及びドレイン部分についてはそ
れらの全体が変換され、ゲート・シリコンについてはそ
れらに対応する厚さだけが変換される。このような実施
例が第６図中の鎖線で示されており、図中、シリコン部
分４０はタングステンに変換されない部分である。
テンに変換されてもよい。そのような実施例では、ソー
ス及びドレイン領域上に堆積されたシリコンの厚さはゲ
ート・シリコンよりも小さい。シリコンからタングステ
ンへの変換工程はソース及びドレイン部分についてはそ
れらの全体が変換され、ゲート・シリコンについてはそ
れらに対応する厚さだけが変換される。このような実施
例が第６図中の鎖線で示されており、図中、シリコン部
分４０はタングステンに変換されない部分である。
基板上の選択されたシリコン領域を高融点金属に変換す
る方法は高融点金属の六７ツ化物ガスのシリコン還元を
利用する。次式に従ってシリコンが還元されてタングス
テンになるであろう事はよく知られている。
る方法は高融点金属の六７ツ化物ガスのシリコン還元を
利用する。次式に従ってシリコンが還元されてタングス
テンになるであろう事はよく知られている。
２ＷＦ ＋３８ｉ→２ Ｗ ＋ ３ Ｓ ｉＦ ４↑
（１）また、次式に従ってシリコンが還元されて
モリブデンになるであろう事もよく知られている。
（１）また、次式に従ってシリコンが還元されて
モリブデンになるであろう事もよく知られている。
２ＭｏＦ ＋３８ｉ→２Ｍｏ＋５ＳｉＦ ↑
（２）タングステンは、その障壁の性質及びシリコンに
対する低い接触抵抗のために、コンタクト配線用に特に
有用である。本発明では、ソース、ドレイン、及びゲー
トが単一の工程中にタングステンで配線化される。タン
グステン・ゲートは約４．８ｅＶのミツドギャップ型仕
事関数を示す。
（２）タングステンは、その障壁の性質及びシリコンに
対する低い接触抵抗のために、コンタクト配線用に特に
有用である。本発明では、ソース、ドレイン、及びゲー
トが単一の工程中にタングステンで配線化される。タン
グステン・ゲートは約４．８ｅＶのミツドギャップ型仕
事関数を示す。
本発明者等は六フッ化タングステン・ガスの流量及び温
度、全圧、ＷＦ６ガスの分圧及びキャリヤ・ガス流量の
如き他のＣＶＤプロセス・パラメータの１つあるいは複
数を調整することによりタングステンのシリコン還元は
自己制限にならないことを見い出した。こうして、ゲー
ト、ソース及びドレインのシリコン層の厚さの全部が単
一工程でタングステンに変換され得ることになる。
度、全圧、ＷＦ６ガスの分圧及びキャリヤ・ガス流量の
如き他のＣＶＤプロセス・パラメータの１つあるいは複
数を調整することによりタングステンのシリコン還元は
自己制限にならないことを見い出した。こうして、ゲー
ト、ソース及びドレインのシリコン層の厚さの全部が単
一工程でタングステンに変換され得ることになる。
第７図は全圧（ｔ’ｎ）ル）とタングステンに変換され
たシリコンの厚さ（ｎ ｍ）との関係を示している。こ
の全圧対タングステンの厚さの関係を示すデータはＷＦ
６ガスの流量が１５ＳＣＣＭでキャリヤΦガス流量が１
１００５ＣＣの場合の例から得られた。ＣＶＤ装置内の
温度は６７０℃であり堆積時間は５分であった。第７図
は全圧が増すとタングステンの厚さを増すことを示して
いる。好ましい全圧の範囲は約２００ｍ）ルから約２，
０００ｍトルである。
たシリコンの厚さ（ｎ ｍ）との関係を示している。こ
の全圧対タングステンの厚さの関係を示すデータはＷＦ
６ガスの流量が１５ＳＣＣＭでキャリヤΦガス流量が１
１００５ＣＣの場合の例から得られた。ＣＶＤ装置内の
温度は６７０℃であり堆積時間は５分であった。第７図
は全圧が増すとタングステンの厚さを増すことを示して
いる。好ましい全圧の範囲は約２００ｍ）ルから約２，
０００ｍトルである。
第８図はキャリヤ・ガスの流ｉ（ＳＣＣＭ）とタングス
テンの厚さ（ｎｍ）との相関関係を示している。この例
ではＷＦ６の流量が１５８ＣＣＭ。
テンの厚さ（ｎｍ）との相関関係を示している。この例
ではＷＦ６の流量が１５８ＣＣＭ。
全圧が２００ｍトル、堆積時間が５分、温度が６７０℃
であった。第８図はキャリヤ・ガスの流量が増すとタン
グステンの厚さが減ることを示している。したがって、
キャリヤ・ガスの好ましい流量は約５０８ＣＣＭから約
１１００８ＣＣの範囲内である。
であった。第８図はキャリヤ・ガスの流量が増すとタン
グステンの厚さが減ることを示している。したがって、
キャリヤ・ガスの好ましい流量は約５０８ＣＣＭから約
１１００８ＣＣの範囲内である。
第９図は装置内温度（’Ｃ）とタングステンの厚さとの
相関関係を示している。この例ではＷＦ６ガスの流量は
１５ＳＣＣＭ、キャリヤ・ガスの流量は１１００８ＣＣ
，全圧は２００ｍトル、堆積時間は２００ｍ）ルであっ
た。第９図は好ましい温度範囲は約３００℃から約５０
０℃の間である。
相関関係を示している。この例ではＷＦ６ガスの流量は
１５ＳＣＣＭ、キャリヤ・ガスの流量は１１００８ＣＣ
，全圧は２００ｍトル、堆積時間は２００ｍ）ルであっ
た。第９図は好ましい温度範囲は約３００℃から約５０
０℃の間である。
第１０図は堆積時間（分）とタングステンの厚さとの関
係を示している。この例では、ＷＦ６ガスの流量は１５
８ＣＣＭ、キャリヤ・ガスの流量は１１００５ＣＣ，全
圧は２００ｍ）ル、温度は６７０℃であった。第１０図
から、堆積時間が増すとタングステンの厚さも増すこと
が分かる。また、第１０図は温度が５００℃及び３００
℃より低い場合の関係も示しており、これらの温度の場
合にはタングステンの厚さは増えないことが分かる。
係を示している。この例では、ＷＦ６ガスの流量は１５
８ＣＣＭ、キャリヤ・ガスの流量は１１００５ＣＣ，全
圧は２００ｍ）ル、温度は６７０℃であった。第１０図
から、堆積時間が増すとタングステンの厚さも増すこと
が分かる。また、第１０図は温度が５００℃及び３００
℃より低い場合の関係も示しており、これらの温度の場
合にはタングステンの厚さは増えないことが分かる。
六フッ化タングステン・ガスの分圧は次式に従って定ま
る。
る。
式（３）から分かるように、分圧はＣＶＤ装置内の分圧
及びヘリウムやアルゴンのようなキャリヤ・ガスの流量
に関係する。
及びヘリウムやアルゴンのようなキャリヤ・ガスの流量
に関係する。
式（３）に従って計算すると、ＷＦ６ガスの分圧の好ま
しい範囲は約２０ｍトルから約８００ｍトルであること
が分かる。
しい範囲は約２０ｍトルから約８００ｍトルであること
が分かる。
このように、タングステンの厚さは六フッ化タングステ
ン・ガス流量の全圧の関数であることが分かる。更に、
タングステンの厚さはキャリヤ県ガス流量、温度、及び
堆積時間の関数でもある。
ン・ガス流量の全圧の関数であることが分かる。更に、
タングステンの厚さはキャリヤ県ガス流量、温度、及び
堆積時間の関数でもある。
したがって、ＷＦ６ガスの分圧を調整することによって
タングステンに変換されるシリコンの厚さを制御してソ
ース−ドレイン・シリコン層及びゲート・シリコン層の
一部あるいは全部がタングステンに変換されるようにで
きる。
タングステンに変換されるシリコンの厚さを制御してソ
ース−ドレイン・シリコン層及びゲート・シリコン層の
一部あるいは全部がタングステンに変換されるようにで
きる。
タングステンへの変換後に、９００℃より低温でフォー
ミンク・ガスあるいは純粋な水素ガス中でアニールして
浅い接合部のために層中のフッ素及び酸素を減らすこと
ができる。この工程の後、通常の酸化物堆積及びＡｊ！
−Ｃｕ−８ｉ配線層の形成を行ってオーミック接触を形
成する。深い接合部のために、アニールをｉ、 ｏ ｏ
ｏ℃より高い温度で行うことができる。このような高
温ではタングステン・シリサイドが非常にわずかしか形
成されない。この理由として可能性のあるのは、酸素が
層中に取り込まれることによってシリサイドの形成が阻
止されるというものである。エビ−シリコンが５ｔ（１
００）上に堆積されていると、シリコンの消費は可能な
限り低くなり、接触抵抗が減小する。シート抵抗値の変
動は約５％から約６％よりも低い。本発明の方法は再現
性に優れている。成長速度は約１１００ｎ／分から約２
００ ｎｍ７分であり、同じ温度での水素還元方法の場
合よりも２桁程大きな速度である。得られる構造は１０
ｎｍよりも小さいという独特の粒径を有している。
ミンク・ガスあるいは純粋な水素ガス中でアニールして
浅い接合部のために層中のフッ素及び酸素を減らすこと
ができる。この工程の後、通常の酸化物堆積及びＡｊ！
−Ｃｕ−８ｉ配線層の形成を行ってオーミック接触を形
成する。深い接合部のために、アニールをｉ、 ｏ ｏ
ｏ℃より高い温度で行うことができる。このような高
温ではタングステン・シリサイドが非常にわずかしか形
成されない。この理由として可能性のあるのは、酸素が
層中に取り込まれることによってシリサイドの形成が阻
止されるというものである。エビ−シリコンが５ｔ（１
００）上に堆積されていると、シリコンの消費は可能な
限り低くなり、接触抵抗が減小する。シート抵抗値の変
動は約５％から約６％よりも低い。本発明の方法は再現
性に優れている。成長速度は約１１００ｎ／分から約２
００ ｎｍ７分であり、同じ温度での水素還元方法の場
合よりも２桁程大きな速度である。得られる構造は１０
ｎｍよりも小さいという独特の粒径を有している。
本発明の方法は多層金属配線用ビアの平坦化にも適して
いる。シリコン酸化物中のピアは最初にポリシリコンで
充てんされ、次に本発明のシリコン還元方法にさらされ
る。ビアの全厚さが単一の工程で容易にタングステンに
変換され得る。
いる。シリコン酸化物中のピアは最初にポリシリコンで
充てんされ、次に本発明のシリコン還元方法にさらされ
る。ビアの全厚さが単一の工程で容易にタングステンに
変換され得る。
本発明の方法はソース、ドレイン、及びゲートのポリシ
リコンを単一工程でタングステンに容易に変換させるこ
とができ、従来問題であったエンクローチャブリッジン
グを生じさせることがない。
リコンを単一工程でタングステンに容易に変換させるこ
とができ、従来問題であったエンクローチャブリッジン
グを生じさせることがない。
本発明の方法によって得られるミツドギャップ型ケート
の半導体構造はサブミクロンＭＯ８装置Ｋ適用できる。
の半導体構造はサブミクロンＭＯ８装置Ｋ適用できる。
配線化された（金属化された）ソース−ドレインとゲー
トとの間の高さの相違は極めてわずかである。これによ
り、パッシベーション層の平坦化が簡単になる。また、
タングステンの成長速度が大きく、再現性が高い。本発
明の方法は１００％選択的であり、熱的に安定で、接触
抵抗及びシート抵抗が低い。また、標準的なＬＰＣＶＤ
のコールド・ウオール・リアクタを用いて、プロセス・
パラメータを調整することにより、シリコンのいかなる
所望の厚さについてもタングステンに変換させることが
できる。
トとの間の高さの相違は極めてわずかである。これによ
り、パッシベーション層の平坦化が簡単になる。また、
タングステンの成長速度が大きく、再現性が高い。本発
明の方法は１００％選択的であり、熱的に安定で、接触
抵抗及びシート抵抗が低い。また、標準的なＬＰＣＶＤ
のコールド・ウオール・リアクタを用いて、プロセス・
パラメータを調整することにより、シリコンのいかなる
所望の厚さについてもタングステンに変換させることが
できる。
第１図乃至第６図は夫々、本発明に係る半導体材料の高
融点金属への変換方法の一実施例の互いに異なる工程を
示す断面図、 第７図はＣＶＤ装置内全圧と変換されたタングステンの
厚さとの相関関係を示すグラフ図、第８図はキャリヤ・
ガスの圧力と変換されたタングステンの厚さとの相関関
係を示すグラフ図、第９図はＣＶＤ装置内の温度と変換
されたタングステンの厚さとの相関関係を示すグラフ図
、第１０図は堆積時間と変換されたタングステンの厚さ
との相関関係を示すグラフ図である。 １２・・・・基板、１４・・・・ソース、１６・・・・
ドレイン、２２・・・・ゲート、２４・・・・ゲート酸
化物、２６・・・・ゲート・シリコン（後にゲート・タ
ングステン）、２７，２８・・・・サイドウオール、３
０・・・・トラフウオール、３２・・・・ソース・シリ
コン（後にソース・タングステン）、３４・・・・ドレ
イン・シリコン（後にドレイン・タングステン）、６８
・・・・サイドウォール・スペーサ。 （外１名） ＦＩＧ、７ 全圧 ｃｍ圏 ＦＩＧ、８ ＃ｆＡ’）’に！’ス流１１ （ＳＣＣＭ）ＦＩＧ、
９ 喪置内温度（’Ｃ）
融点金属への変換方法の一実施例の互いに異なる工程を
示す断面図、 第７図はＣＶＤ装置内全圧と変換されたタングステンの
厚さとの相関関係を示すグラフ図、第８図はキャリヤ・
ガスの圧力と変換されたタングステンの厚さとの相関関
係を示すグラフ図、第９図はＣＶＤ装置内の温度と変換
されたタングステンの厚さとの相関関係を示すグラフ図
、第１０図は堆積時間と変換されたタングステンの厚さ
との相関関係を示すグラフ図である。 １２・・・・基板、１４・・・・ソース、１６・・・・
ドレイン、２２・・・・ゲート、２４・・・・ゲート酸
化物、２６・・・・ゲート・シリコン（後にゲート・タ
ングステン）、２７，２８・・・・サイドウオール、３
０・・・・トラフウオール、３２・・・・ソース・シリ
コン（後にソース・タングステン）、３４・・・・ドレ
イン・シリコン（後にドレイン・タングステン）、６８
・・・・サイドウォール・スペーサ。 （外１名） ＦＩＧ、７ 全圧 ｃｍ圏 ＦＩＧ、８ ＃ｆＡ’）’に！’ス流１１ （ＳＣＣＭ）ＦＩＧ、
９ 喪置内温度（’Ｃ）
Claims (2)
- （１）半導体材料を高融点金属に変換する方法であつて
、 前記半導体と高融点金属の六フッ化物との間の反応が自
己制限されるときの厚さよりも大きな厚さを有する半導
体材料を用意し、 前記反応が自己制限されることのないような流量、圧力
、及び温度の状態下で前記半導体材料を前記高融点金属
の六フッ化化合物に接触させる、半導体材料の高融点金
属への変換方法。 - （２）第１導電型の半導体基板と、 前記半導体基板上に互いに離隔して形成された第２導電
型のソース領域及びドレイン領域と、前記ソース領域及
びドレイン領域の間の前記半導体基板上に形成された酸
化物絶縁層と、 絶縁物材料のサイドウォール・スペーサを有する、前記
酸化物絶縁層上に形成された高融点金属ゲート層と、 前記ソース領域及びドレイン領域の夫々の上に形成され
、夫々が絶縁物材料のサイドウォール・スペーサを有す
るソース用高融点金属層及びドレイン用高融点金属層と
、 前記ソース用高融点金属層及びドレイン用高融点金属層
上に形成されたオーミック接触と、を有する半導体装置
。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US15702688A | 1988-02-18 | 1988-02-18 | |
| US157026 | 1988-02-18 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9281840A Division JP3014988B2 (ja) | 1988-02-18 | 1997-10-15 | Ｍｏｓ装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01218018A true JPH01218018A (ja) | 1989-08-31 |
| JP2742590B2 JP2742590B2 (ja) | 1998-04-22 |
Family
ID=22562078
Family Applications (3)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63289032A Expired - Fee Related JP2742590B2 (ja) | 1988-02-18 | 1988-11-17 | 半導体装置の製造方法 |
| JP9281840A Expired - Fee Related JP3014988B2 (ja) | 1988-02-18 | 1997-10-15 | Ｍｏｓ装置 |
| JP12414599A Expired - Lifetime JP3149406B2 (ja) | 1988-02-18 | 1999-04-30 | 半導体装置の製造方法 |
Family Applications After (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9281840A Expired - Fee Related JP3014988B2 (ja) | 1988-02-18 | 1997-10-15 | Ｍｏｓ装置 |
| JP12414599A Expired - Lifetime JP3149406B2 (ja) | 1988-02-18 | 1999-04-30 | 半導体装置の製造方法 |
Country Status (6)
| Country | Link |
|---|---|
| EP (1) | EP0328970B1 (ja) |
| JP (3) | JP2742590B2 (ja) |
| BR (1) | BR8900699A (ja) |
| CA (1) | CA1308496C (ja) |
| DE (1) | DE68917494T2 (ja) |
| ES (1) | ES2058354T3 (ja) |
Cited By (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6943109B2 (en) | 2002-10-11 | 2005-09-13 | Oki Electric Industrial Co., Ltd. | Method of manufacturing a semiconductor element |
| JP2006508523A (ja) * | 2002-03-20 | 2006-03-09 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 自己整合型ナノチューブ電界効果トランジスタおよびこれを製造する方法 |
| JP2020521876A (ja) * | 2017-05-25 | 2020-07-27 | アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ | 高圧処理によるタングステンの脱フッ素化 |
| US11018032B2 (en) | 2017-08-18 | 2021-05-25 | Applied Materials, Inc. | High pressure and high temperature anneal chamber |
| US11110383B2 (en) | 2018-08-06 | 2021-09-07 | Applied Materials, Inc. | Gas abatement apparatus |
| US11177128B2 (en) | 2017-09-12 | 2021-11-16 | Applied Materials, Inc. | Apparatus and methods for manufacturing semiconductor structures using protective barrier layer |
| US11227797B2 (en) | 2018-11-16 | 2022-01-18 | Applied Materials, Inc. | Film deposition using enhanced diffusion process |
| US11361978B2 (en) | 2018-07-25 | 2022-06-14 | Applied Materials, Inc. | Gas delivery module |
| US11462417B2 (en) | 2017-08-18 | 2022-10-04 | Applied Materials, Inc. | High pressure and high temperature anneal chamber |
| US11527421B2 (en) | 2017-11-11 | 2022-12-13 | Micromaterials, LLC | Gas delivery system for high pressure processing chamber |
| US11581183B2 (en) | 2018-05-08 | 2023-02-14 | Applied Materials, Inc. | Methods of forming amorphous carbon hard mask layers and hard mask layers formed therefrom |
| US11610773B2 (en) | 2017-11-17 | 2023-03-21 | Applied Materials, Inc. | Condenser system for high pressure processing system |
| US11749555B2 (en) | 2018-12-07 | 2023-09-05 | Applied Materials, Inc. | Semiconductor processing system |
| US11881411B2 (en) | 2018-03-09 | 2024-01-23 | Applied Materials, Inc. | High pressure annealing process for metal containing materials |
| US11901222B2 (en) | 2020-02-17 | 2024-02-13 | Applied Materials, Inc. | Multi-step process for flowable gap-fill film |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6335280B1 (en) | 1997-01-13 | 2002-01-01 | Asm America, Inc. | Tungsten silicide deposition process |
| KR100331861B1 (en) * | 2000-07-21 | 2002-04-09 | Hynix Semiconductor Inc | Method for fabricating gate electrode of semiconductor device |
| JPWO2005025478A1 (ja) * | 2003-09-12 | 2006-11-16 | ヤーマン株式会社 | トリートメント装置 |
| JP7159446B2 (ja) * | 2019-03-20 | 2022-10-24 | 株式会社Kokusai Electric | 基板処理方法、基板処理装置、プログラムおよび半導体装置の製造方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5050881A (ja) * | 1973-09-04 | 1975-05-07 | ||
| JPS5966170A (ja) * | 1982-10-08 | 1984-04-14 | Toshiba Corp | 半導体装置の製造方法 |
| JPS6110233A (ja) * | 1984-06-02 | 1986-01-17 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPS61284963A (ja) * | 1985-06-10 | 1986-12-15 | Nippon Telegr & Teleph Corp <Ntt> | 半導体装置とその製造方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6050920A (ja) * | 1983-08-30 | 1985-03-22 | Toshiba Corp | 半導体装置の製造方法 |
| JPS6072272A (ja) * | 1983-09-28 | 1985-04-24 | Toshiba Corp | 半導体装置の製造方法 |
| JPS6122651A (ja) * | 1984-06-29 | 1986-01-31 | Fujitsu Ltd | 半導体装置の製造方法 |
| DE3639079A1 (de) * | 1985-11-20 | 1987-05-21 | Gen Electric | Verfahren zum abscheiden von metallmustern zur verwendung in integrierten schaltungen |
-
1988
- 1988-10-20 CA CA000580787A patent/CA1308496C/en not_active Expired - Fee Related
- 1988-11-17 JP JP63289032A patent/JP2742590B2/ja not_active Expired - Fee Related
-
1989
- 1989-02-03 DE DE68917494T patent/DE68917494T2/de not_active Expired - Fee Related
- 1989-02-03 EP EP19890101923 patent/EP0328970B1/en not_active Expired - Lifetime
- 1989-02-03 ES ES89101923T patent/ES2058354T3/es not_active Expired - Lifetime
- 1989-02-17 BR BR898900699A patent/BR8900699A/pt unknown
-
1997
- 1997-10-15 JP JP9281840A patent/JP3014988B2/ja not_active Expired - Fee Related
-
1999
- 1999-04-30 JP JP12414599A patent/JP3149406B2/ja not_active Expired - Lifetime
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5050881A (ja) * | 1973-09-04 | 1975-05-07 | ||
| JPS5966170A (ja) * | 1982-10-08 | 1984-04-14 | Toshiba Corp | 半導体装置の製造方法 |
| JPS6110233A (ja) * | 1984-06-02 | 1986-01-17 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPS61284963A (ja) * | 1985-06-10 | 1986-12-15 | Nippon Telegr & Teleph Corp <Ntt> | 半導体装置とその製造方法 |
Cited By (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006508523A (ja) * | 2002-03-20 | 2006-03-09 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 自己整合型ナノチューブ電界効果トランジスタおよびこれを製造する方法 |
| US6943109B2 (en) | 2002-10-11 | 2005-09-13 | Oki Electric Industrial Co., Ltd. | Method of manufacturing a semiconductor element |
| JP2022017278A (ja) * | 2017-05-25 | 2022-01-25 | アプライド マテリアルズ インコーポレイテッド | 高圧処理によるタングステンの脱フッ素化 |
| JP2020521876A (ja) * | 2017-05-25 | 2020-07-27 | アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ | 高圧処理によるタングステンの脱フッ素化 |
| US11462417B2 (en) | 2017-08-18 | 2022-10-04 | Applied Materials, Inc. | High pressure and high temperature anneal chamber |
| US11018032B2 (en) | 2017-08-18 | 2021-05-25 | Applied Materials, Inc. | High pressure and high temperature anneal chamber |
| US11694912B2 (en) | 2017-08-18 | 2023-07-04 | Applied Materials, Inc. | High pressure and high temperature anneal chamber |
| US11469113B2 (en) | 2017-08-18 | 2022-10-11 | Applied Materials, Inc. | High pressure and high temperature anneal chamber |
| US11177128B2 (en) | 2017-09-12 | 2021-11-16 | Applied Materials, Inc. | Apparatus and methods for manufacturing semiconductor structures using protective barrier layer |
| US11756803B2 (en) | 2017-11-11 | 2023-09-12 | Applied Materials, Inc. | Gas delivery system for high pressure processing chamber |
| US11527421B2 (en) | 2017-11-11 | 2022-12-13 | Micromaterials, LLC | Gas delivery system for high pressure processing chamber |
| US11610773B2 (en) | 2017-11-17 | 2023-03-21 | Applied Materials, Inc. | Condenser system for high pressure processing system |
| US11881411B2 (en) | 2018-03-09 | 2024-01-23 | Applied Materials, Inc. | High pressure annealing process for metal containing materials |
| US11581183B2 (en) | 2018-05-08 | 2023-02-14 | Applied Materials, Inc. | Methods of forming amorphous carbon hard mask layers and hard mask layers formed therefrom |
| US11361978B2 (en) | 2018-07-25 | 2022-06-14 | Applied Materials, Inc. | Gas delivery module |
| US11110383B2 (en) | 2018-08-06 | 2021-09-07 | Applied Materials, Inc. | Gas abatement apparatus |
| US11227797B2 (en) | 2018-11-16 | 2022-01-18 | Applied Materials, Inc. | Film deposition using enhanced diffusion process |
| US11749555B2 (en) | 2018-12-07 | 2023-09-05 | Applied Materials, Inc. | Semiconductor processing system |
| US11901222B2 (en) | 2020-02-17 | 2024-02-13 | Applied Materials, Inc. | Multi-step process for flowable gap-fill film |
Also Published As
| Publication number | Publication date |
|---|---|
| DE68917494D1 (de) | 1994-09-22 |
| JP3014988B2 (ja) | 2000-02-28 |
| JP3149406B2 (ja) | 2001-03-26 |
| EP0328970B1 (en) | 1994-08-17 |
| JP2742590B2 (ja) | 1998-04-22 |
| ES2058354T3 (es) | 1994-11-01 |
| EP0328970A3 (en) | 1991-02-27 |
| JPH10150006A (ja) | 1998-06-02 |
| JPH11340463A (ja) | 1999-12-10 |
| CA1308496C (en) | 1992-10-06 |
| EP0328970A2 (en) | 1989-08-23 |
| DE68917494T2 (de) | 1995-03-30 |
| BR8900699A (pt) | 1989-10-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3149406B2 (ja) | 半導体装置の製造方法 | |
| US5192708A (en) | Sub-layer contact technique using in situ doped amorphous silicon and solid phase recrystallization | |
| US5654237A (en) | Method of manufacturing semiconductor device | |
| US5071788A (en) | Method for depositing tungsten on silicon in a non-self-limiting CVD process and semiconductor device manufactured thereby | |
| US5356835A (en) | Method for forming low resistance and low defect density tungsten contacts to silicon semiconductor wafer | |
| US4510670A (en) | Method for the manufacture of integrated MOS-field effect transistor circuits silicon gate technology having diffusion zones coated with silicide as low-impedance printed conductors | |
| EP0036573B1 (en) | Method for making a polysilicon conductor structure | |
| JPH02304947A (ja) | 半導体デバイスの製造方法 | |
| US5108946A (en) | Method of forming planar isolation regions | |
| US4587710A (en) | Method of fabricating a Schottky barrier field effect transistor | |
| JPH021981A (ja) | 珪素半導体デバイスに電気相互接続部を形成する方法 | |
| US6069055A (en) | Fabricating method for semiconductor device | |
| US5212400A (en) | Method of depositing tungsten on silicon in a non-self-limiting CVD process and semiconductor device manufactured thereby | |
| US20150279694A1 (en) | DRAM Cells and Methods of Forming Silicon Dioxide | |
| JPH0438877A (ja) | 半導体装置 | |
| US4752815A (en) | Method of fabricating a Schottky barrier field effect transistor | |
| KR100241200B1 (ko) | 반도체장치 및 그 제조방법 | |
| JPH02162722A (ja) | 半導体装置の製造方法 | |
| JPH06120355A (ja) | 半導体装置の製造方法 | |
| KR20030088750A (ko) | 저온에서 질화막을 형성하는 고집적 디바이스의 제조 방법 | |
| JPH0434923A (ja) | 半導体装置およびその製造方法 | |
| JPH0531825B2 (ja) | ||
| JP2005175081A (ja) | 半導体装置及びその製造方法 | |
| JPH0461324A (ja) | 選択気相成長法 | |
| JPH0680682B2 (ja) | デバイスの製造法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |