JPH01216721A - 放電加工機群制御装置 - Google Patents

放電加工機群制御装置

Info

Publication number
JPH01216721A
JPH01216721A JP4038588A JP4038588A JPH01216721A JP H01216721 A JPH01216721 A JP H01216721A JP 4038588 A JP4038588 A JP 4038588A JP 4038588 A JP4038588 A JP 4038588A JP H01216721 A JPH01216721 A JP H01216721A
Authority
JP
Japan
Prior art keywords
pulse
current
current value
waveform
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4038588A
Other languages
English (en)
Inventor
Nagao Saito
斉藤 長男
Naotake Mori
尚武 毛利
Takeo Hori
武雄 堀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
MERUDASU SYST ENG KK
Original Assignee
MERUDASU SYST ENG KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by MERUDASU SYST ENG KK filed Critical MERUDASU SYST ENG KK
Priority to JP4038588A priority Critical patent/JPH01216721A/ja
Publication of JPH01216721A publication Critical patent/JPH01216721A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Electrical Discharge Machining, Electrochemical Machining, And Combined Machining (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 a6  産業上の利用分野 本発明は放電加工機群制御装置に関する。特に共通の電
源から複数の放電加工機に順次それぞれに必要とされる
電流波形の電流を供給することができる制御装置に関す
る。
b、従来の技術 従来技術による放電加工機Hは、第11図に示すように
、それぞれ個別に放電パルス電源HPPSと主軸サーボ
制御装置MSCを持っている。このような放電加工機H
を2台以上同時に使用する場合、それぞれの放電パルス
発生、および主軸サーボ制御をそれぞれ別個に行うため
に、それぞれの機械に個別の制御装置を必要とする。し
たがって多数の加工機を同時に稼動させるためには、極
めて多額の投資を必要とする。
また、近年導電性セラミックス、チタン材等の放電加工
の際にアーク族が発生しやすい材料が、放電加工の対象
になっている。このような材料を放電加工する際には、
第12図に図示するように放電加工休止時間(OFF)
を大きくして、放電加工時間(ON)の全時間(ON 
+0FF)に対する比D(デユーティ−比)を小さくす
る必要がある。
C1発明が解決しようとする課題 このようにデユーティ−比を小さくして装置を稼動させ
ることは、装置の稼動率が小さいことを意味する。これ
故稼動率を上げるために、各加工機に共通の電源から電
力を供給することが考えられる。しかしながら、各加工
機は、例えば第12.13図に示すように、それぞれの
加工対象、加工条件に応じて多様なデユーティ−比、電
源波形および電流値を必要とする。したがって単純に共
通の電源と複数の加工機を接続するだけでは、所期の目
的を達成することはできない。
本発明は、共通の電源装置から、複数の加工機にそれぞ
れに必要なデューティー比、電流波形、電流値の電流を
供給することができる放電加工機群制御装置を提供する
ことを目的とする。
d、 課題を解決するための手段 上記課題は、各加工機に供給する電流のデユーティ−比
を設定するデユーティ−比設定手段と、各加工機に設定
されたデユーティ−比に基づいて各加工機に電流を送る
順序を定める通電順序決定手段と、各加工機に供給する
電流の波形を定めるパラメータを設定する波形パラメー
タ設定手段と、上記通電順序決定手段の出力に基づいて
波形パラメータ設定手段に設定された波形パラメータの
中から一組の波形パラメータを選択する波形パラメータ
選択手段と、波形パラメータ選択手段で選択されたパラ
メータを有する波形のパルスを形成するパルス発生手段
と、各加工機に供給する電流値を設定する電流値設定手
段と、上記通電順序決定手段の出力に基づいて波形パラ
メータ選択手段と同期して電流値設定手段に設定された
電流値の中から一つの電流値を選択する電流値選択手段
と、直流電源と、直流電源から供給される電流量を上記
電流値選択手段の出力に基づいて制御する電流値制御回
路と、直流電源から供給される電流を上記パルス発生回
路の出力パルスに対応するパルス波形に変換するパルス
波形形成手段と、上記電流値制御回路と上記パルス波形
形成回路を介して上記直流電源から電流が供給される加
工機に直列接続されたスイッチング回路を備え、上記通
電順序決定手段の出力に基づいて上記スイッチング回路
をON・OFF 制御することを特徴とする放電加工機
群制御装置によって解決された。
e、 作用 第1図は本発明に係る放電加工機群制御装置のブロック
ダイヤグラムである。これは、4台の放電加工機H1,
H2,H3,H4を制御する例である。
各放電加工機H1,H2,H3,H4に供給する電流の
デユーティ−比をデユーティ−比設定手段DUTYにお
いて設定する。各加工機に設定されたデユーティ−比に
基づいて各加工機に電流を送る順序を、通電順序決定手
段ORDを用いて定める。
各加工機に供給する電流の波形を定めるパラメータを波
形パラメータ設定手段PARAにおいて設定する。
上記通電順序決定手段の出力に基づいて波形パラメータ
設定手段に設定された波形パラメータの中から一組の波
形パラメータを波形パラメータ選択手段PSELを用い
て選択し、波形パラメータ選択手段で選択されたパラメ
ータを有する波形のパルスをパルス発生手段PGENを
用いて形成する。
各加工機に供給する電流値を、電流値設定手段C11R
Rを用いて設定する。上記通電順序決定手段の出力に基
づいて波形パラメータ選択手段と同期して電流値設定手
段に設定された電流値の中から一つの電流値を電流値選
択手段C5ELを用いて選択し、直流電源から供給され
る電流量を上記電流値選択手段の出力に基づいて電流値
制御回路1cONを用いて制御し、さらに直流電源から
供給される電流を上記パルス発生回路の出力パルスに対
応するパルス波形にパルス波形形成手段FORMを用い
て変換する。
上記電流値制御回路と上記パルス波形形成回路を介して
上記直流電源から複数の放電加工機に電流が供給される
。各加工機はそれぞれに直列接続されたスイッチング回
路Kl、に2.に3.に4を備え、上記通電順序決定手
段の出力に基づいて上記スイッチング回路が制御される
この結果、デユーティ−比設定手段に設定された設定値
に基づいて、各加工機への給電順序が決定され、この順
序に従って波形パラメータ設定手段からパラメータが順
々に選択され、パルス発生手段PGENおよびパルス波
形形成手段FORMを用いて種々の波形のパルスが、加
工機群に順々に送られる。また同じ順序で電流値設定手
段CURRから電流値が順々に選択され、直流電源から
の電流値を各パルス毎に変える。
各加工機に直列接続されているスイッチに1.に2.に
3.に4が、同じ順序で順々にON・OFF ¥tA@
される。
この結果、各放電加工機H1,H2,H3,H4に、例
えば第1図(B)に示すようなデユーティ−比、波形。
電流値のパルスが順次送られる。すなわち、放電加工機
H1にデユーティ−比1716の矩形パルスが送られる
と、次にH2にデユーティ−比1/8の二等辺三角波パ
ルスが送られ、その次に13にデユーティ−比1/4の
直角三角波パルスが送られ、それに続いてH4にデユー
ティ−比1/8の台形波パルスが送られる。
f、実施例 A、第2図はデユーティ−比設定手段と通電順序決定手
段の概念図、第3図は通電順序決定手段の出力の例を示
す信号のタイムチャート、第4図は通電順序決定手段を
論理回路で実現する回路例である。
−御される放電加工機の数が4個で、デユーティ−比を
1/16.1/8.1への中から各放電加工機について
選択することができる例が第2図に示されている。
例えば第1ないし第4の加工機に対応するスイッチSt
、・−−−−−−−34を用いて、デユーティ−比が順
に1/16゜1/8.1/4.1/8が選択された場合
を考える。この時、出力端子at、a2.a3.a4か
ら、第3図に示すように、基本パルス16個につき順に
1個、2個、4個、2個のパルスが等間隔に出力される
次に第4図の回路の動作を簡単に説明する。
各加工機に対応するスイッチSl、S2.S3.S4を
用いてデユーティ−比を1/16.1/8.1への中か
ら選択して設定する。抵抗Rを用いてプラス電圧に接続
されている各端子は常時“H”であるが、その端子が接
地されると“L″になる0例えばNANDゲー)A1.
A5.A9゜Allの抵抗Rと接続されている端子が接
地されることは、第1の加工機ないし第4の加工機のデ
ユーティ−比が順に1/16.1/8.1/4.1/8
に設定されたことを意味する。
発振回路OSCの出力は分周回路DIVを用いて適宜分
周された後、直列に接続されたフリップフロップ回路F
l、 F2. F3. F4. F5の初段に入力され
る。初段と第2段のフリップフロップ回路F1.F2の
出力はマルチプレクサMPXAに送られる。マルチプレ
クサIIPXAは、NANDゲートA1.A2.A3ま
たはA4.A5.A6またはA7.A8.A9またはA
IO,All、Al1を順次選択する。この例の場合、
HANDゲートAI、A5.^9.A11の出力が順々
に“L″になり、その詩仙のNANDゲートの出力は“
H”である。
第2段ないし第5段のフリップフロップ回路F2.P3
゜F4.F5の出力を入力とするNANOゲート^13
は1/16のデューティー比で出力を発生する。また第
2段ないし第4段のフリップフロップ回路F2.F3.
F4の出力を入力とするNANDゲートA14は、1/
8のデエーテイー比で出力を発生する。第2段と第3段
のフリップフロップ回路F2.F3を入力とするWAN
Dゲー)A15は1/4のデユーティ−比で出力“H”
を発生する。
したがってHANDゲートA13の出力と、ゲート^1
.A4゜^7.AIOの出力を2人力とする排他的論理
和回路A16゜A19. A22.A25の出力のデユ
ーティ−比は1/16である。
またNANDゲートA14の出力と、ゲー)A2.A5
.A8.A11を入力とする排他的論理和回路AI?、
 A20. A23. A26の出力のデユーティ−比
はl/8である。 NANDゲートA15の出力と、ゲ
ートA3. A6. A9. A12の出力を入力とす
る排他的論理和回路^1B、 A21. A24. A
27の出力のデユーティ−比は1/4である。
排他的論理和回路A16.A17.A18の出力を入力
とするANDゲートA28の出力a1、ゲートA19.
A20.A21の出力を入力とするへNDゲー) A2
9の出力a2、ゲートA22.A23.A24の出力を
入力とする^NOゲートA30の出力a3、ゲートA2
5. A26. A27の出力を入力とするANDゲー
トの出力a4が、この回路の出力である。
この例の場合、ゲー斗A28. A29. A30. 
A31は、第3図に示すように、デユーティ−比がそれ
ぞれ1/16゜1/8.1/4.1/8の出力al、a
2.a3.a4を順々に発生する。
B、第5図は波形パラメータ設定手段と波形パラメータ
選択手段とパルス発生回路の部分のブロックダイヤグラ
ムである。この例では、波形パラメータとして波形とパ
ルス幅を指定する。
通電順序決定手段ORDからの信号ordを制御信号と
するマルチプレクサh1が、波形設定手段WPI 、 
WF2゜−F31%IP4に設定された波形a1.a2
.a3.a4を順次選択する。またマルチプレクサM1
と同期して、マルチプレクサ間が、パルス幅設定手段P
LI 、 PL2. PL3. PL4に設定されたパ
ルス幅をbl、b2.b3.b4を順次選択する。
パルス発生手段PGENは、例えば第6図のPCBNの
ように両マルチプレクサM1.M2によって選択された
波形。
パルス幅を有するパルスを発生する。パルス発生手段P
GENはIC回路として市販されているファンクション
ジェネレータ回路等を使用して実現することができる。
C0第7図は電流値設定手段と電流値選択手段の部分の
ブロックダイグラムである。
通電順序決定手段からの信号ordを制御信号とするマ
ルチプレクサM3が、電流値設定手段N1.N2.N3
.H4に設定された電流値cLc2+c3+c4を順次
選択する。
マルチプレクサM3の出力を複数の比較回路からなる比
較回路COMPで比較する。比較回路COMPは4出力
端子Nl、N2.N3.H4を有し、第8図に図示する
ように設定電流値が最小値から最大値まで変化する時、
N1のみ“H′″、NlとN2のみが“H”、Nl、N
2.N3のみがH″、N1.N2.N3.H4が6H″
となる。
D、第9図は直流電源と、電流値制御回路と、パルス波
形形成回路の部分のブロックダイヤグラムである。
直流電源DCに、トランジスタTR1,TR2,TR3
,TR4の並列接続図からなるパルス波・影形成回路F
ORMと、トランジスタTR5,TR6,TR7,TR
8の並列接続回路からなる電流値制御回路1.CONが
直列に接続されている。
パルス波形形成回路FORHのトランジスタTRI、T
R2゜TR3,TR4のベースは共通の制御端子を有し
、該制御端子にパルス発生回路FUNの出力信号fが送
られ、パルス発生回路PGENの出力に対応する電流波
形が形成される。
パルス波形形成回路の共通のエミッタ端子は電流値制御
回路の共通のコレクタ端子に接続されている。
電流値制御回路IC0Nの各トランジスタTR5,TR
6,TR7゜TR8のベースは、比較回路COMPの4
出力端子Nl、N2゜N3.H4と接続され、電流値を
最小とするときはTR5のみが導通となり、電流値は導
通したトランジスタ数を増減することにより制御する。
このために、ベースが“Hoの状態のトランジスタの数
を比較回路の出力を用いて増減する。電流値制御回路の
トランジスタは共通のエミッタ端子を有し、該端子から
種々の波形、電流値の電流パルス■が次々に出力される
E、 第10図はスイッチング回路と放電加工機の部分
のブロックダイヤグラムである。
電流値制御回路IC0Nの共通のエミッタ端子がスイッ
チング回路Kl、に2.に3.に4のトランジスタTR
9,TRl0゜TR11,TR12の共通のコレクタ端
子に接続され、これらのトランジスタTR9,TR10
,TR11,TR12のエミッタはそれぞれ第1ないし
第4の加工機旧、)12.H3,H4の一方の入力端子
に接続され、これらの加工機旧、 H2,H3゜H4の
他方の入力端子は接地され直流電源に戻る。
各トランジスタTR9,TR10,TR11,TR12
のベースは、マルチプレクサM4の出力端子に接続され
ている。マルチプレクサM4は通電順序決定手段ORD
からの信号ordに基づいてマルチプレクサM1.M2
.M3と同期してトランジスタTR9,TR10,TR
11,TR12を選択する。この結果、特定の放電加工
機のために設定されたデユーティ−比、波形、パルス幅
、電流値のパルスが発生した時だけその特定の放電加工
機に給電されることとなる。
以上、本発明に係る放電加工機群制御装置を論理回路を
用いて実現した実施例について詳述した。しかし本発明
は、論理回路を用いることなく、本発明の技術的思想の
範囲内でマイクロプロセッサCPUを使用して実現する
こと、あるいは特にノイズが大きい時に切換スイッチ群
等を使用して実現することも可能である。
各放電加工機に実際に供給された電流を検出しそれを制
御装置に帰還すること、あるいはそれぞれの放電加工機
における作業が終了したことを検出し、その放電加工機
への電流パルスのデユーティ−比をゼロに変え、電流供
給を順次停止してゆくこと等の変形は本発明の技術的範
囲内で容易に可能である。
g1発明の効果 (i)種々の加工条件の複数の放電加工機群に、それぞ
れに対応するパルス波形、デユーティ−比。
電流値のパルス列を、共通の電源から供給することがで
きる。
(ii )この結果、電源の稼動率が向上し、放電加工
のコストが減小する。
【図面の簡単な説明】
第1図(A)は本発明に係る放電加工機群制御装置のブ
ロックダイグラム、第1図(B)は放電加工機群制御装
置から供給される複数の電流パルス列の出力例、第2図
はデユーティ−比設定手段と通電順序決定手段の概念図
、第3図は通電順序決定手段の出力の例を示す信号のタ
イムチャート、第4図は通電順序決定手段を論理口で実
現する回路例、第5図は波形パラメータ設定手段と波形
パラメータ選択手段とパルス発生回路の部分のブロック
ダイヤグラム、第6図は第5図の回路の動作を説明する
ためのタイムチャート、第7図は電流値設定手段と電流
値選択手段の部分のブロックダイヤグラム、第8図はマ
ルチプレクサ−M3と比較回路の出力を示すチャート、
第9図は直流電源と、電流値制御回路と、パルス波形形
成回路の部分のブロックダイヤグラム、第10図はスイ
ッチング回路と放電加工機の部分のブロックダイヤグラ
ム、第11図は従来技術による放電加工機群の制御を示
す概念図、第12図は放電加工機へ供給される電流のデ
ユーティ−比を説明するタイムチャート、第13図は複
数の放電加工機に供給される電流パルス列のデユーティ
−比、波形等の一例を示すタイムチャートである。 COMP・・・比較回路、    C5HL・・・電流
値選択手段、CURR・・・電流値設定手段、 DIV
・・・分周回路、DUTY・・・デユーティ−比設定手
段、FORM・・・パルス波形形成手段、 IC0N・・・電流値制御回路、 Hl、H2,H3,84・・・放電加工機、Kl、に2
.に3.に4・・・スイッチング回路、1’ll、M2
.l’13.?14・・・マルチプレクサ、ORD・・
・通電順序決定平段、OSC・・・発振回路、PARA
・・・波形パラメータ設定手段、PGEN・・・パルス
発生手段、 PLl、 PL2. PL3. PL4・・・パルス幅
決定手段、PSEL・・・波形パラメータ選択手段、S
l、  ・−−−−−−S4・・・スイッチ−TRI〜
TR12・・・トランジスタ、WFl、WF2.WF″
3.WF4・・・波形設定手段。 第1 図(A) 第 1 図(B) ―C%Jf’Q寸0寸n〜。 0  0  0  0  L  L  L  L   
L第7図 第8図 第11図 第12図  第13図 (d) 几−ゴL

Claims (1)

    【特許請求の範囲】
  1.  各加工機に供給する電流のデューティー比を設定する
    デューティー比設定手段と、各加工機に設定されたデュ
    ーティー比に基づいて各加工機に電流を送る順序を定め
    る通電順序決定手段と、各加工機に供給する電流の波形
    を定めるパラメータを設定する波形パラメータ設定手段
    と、上記通電順序決定手段の出力に基づいて波形パラメ
    ータ設定手段に設定された波形パラメータの中から一組
    の波形パラメータを選択する波形パラメータ選択手段と
    、波形パラメータ選択手段で選択されたパラメータを有
    する波形のパルスを形成するパルス発生手段と、各加工
    機に供給する電流値を設定する電流値設定手段と、上記
    通電順序決定手段の出力に基づいて波形パラメータ選択
    手段と同期して電流値設定手段に設定された電流値の中
    から一つの電流値を選択する電流値選択手段と、直流電
    源と、直流電源から供給される電流量を上記電流値選択
    手段の出力に基づいて制御する電流値制御回路と、直流
    電源から供給される電流を上記パルス発生回路の出力パ
    ルスに対応するパルス波形に変換するパルス波形形成手
    段と、上記電流値制御回路と上記パルス波形形成回路を
    介して上記直流電源から電流が供給される加工機に直列
    接続されたスイッチング回路を備え、上記通電順序決定
    手段の出力に基づいて上記スイッチング回路をON・O
    FF制御することを特徴とする放電加工機群制御装置。
JP4038588A 1988-02-23 1988-02-23 放電加工機群制御装置 Pending JPH01216721A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4038588A JPH01216721A (ja) 1988-02-23 1988-02-23 放電加工機群制御装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4038588A JPH01216721A (ja) 1988-02-23 1988-02-23 放電加工機群制御装置

Publications (1)

Publication Number Publication Date
JPH01216721A true JPH01216721A (ja) 1989-08-30

Family

ID=12579186

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4038588A Pending JPH01216721A (ja) 1988-02-23 1988-02-23 放電加工機群制御装置

Country Status (1)

Country Link
JP (1) JPH01216721A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0355119A (ja) * 1989-07-24 1991-03-08 Sodick Co Ltd 放電加工機の加工電圧波形制御回路
JPH0355118A (ja) * 1989-07-21 1991-03-08 Sodick Co Ltd 放電加工機の加工電流波形制御回路
JP5183827B1 (ja) * 2011-11-30 2013-04-17 三菱電機株式会社 放電加工機用電源装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0355118A (ja) * 1989-07-21 1991-03-08 Sodick Co Ltd 放電加工機の加工電流波形制御回路
JPH0355119A (ja) * 1989-07-24 1991-03-08 Sodick Co Ltd 放電加工機の加工電圧波形制御回路
JP5183827B1 (ja) * 2011-11-30 2013-04-17 三菱電機株式会社 放電加工機用電源装置
US9114468B2 (en) 2011-11-30 2015-08-25 Mitsubishi Electric Corporation Power supply device for electrical discharge machine

Similar Documents

Publication Publication Date Title
EP2412087B1 (en) A power supply, method, and computer program product for supplying electrical power to a load
US7459952B2 (en) Clock signal generating device, generating method, and signal processing device
JP2007300785A (ja) パルス幅変調利用の電圧調整器のためのバック−ブースト制御論理回路
GB1479535A (en) Current-source arrangement
CN108445734A (zh) 时脉倍频、乘频及数字脉冲产生电路、时间数字转换器
JPS59229634A (ja) プログラム可能タイミングシステム
WO2003061129A1 (fr) Circuit generateur d'impulsions
JPH10304652A (ja) プログラム可能パルス幅変調回路
JPH01216721A (ja) 放電加工機群制御装置
JPWO2006046399A1 (ja) 振幅可変ドライバ回路、及び試験装置
JPH04258023A (ja) 高速カウンタ/ 除算器及び当該カウンタ/ 除算器をスワローワーカウンタに使用する方法
JPH0736708B2 (ja) インバ−タ制御回路
WO2008023624A1 (fr) Circuit à retard variable, générateur de synchronisation, et appareil pour tester des semi-conducteurs
JPH10276083A (ja) 偶数奇数分周回路
CN1913720B (zh) 时钟脉冲生成电路
JPH08274635A (ja) 位相ロック回路
KR20040034985A (ko) 클럭신호 생성회로
KR20030066791A (ko) 정밀 위상 생성기
JP2698572B2 (ja) 分周回路
JP2001356837A (ja) クロック信号分配回路
JP2978270B2 (ja) パルス発生装置
JPS63118720A (ja) 液晶駆動回路
JPH08107338A (ja) 周波数変換回路
JP2841360B2 (ja) タイミング・ジエネレータ
JPH0242815A (ja) 高調波低減パルス幅変調波形成回路