JPS63118720A - 液晶駆動回路 - Google Patents

液晶駆動回路

Info

Publication number
JPS63118720A
JPS63118720A JP26526986A JP26526986A JPS63118720A JP S63118720 A JPS63118720 A JP S63118720A JP 26526986 A JP26526986 A JP 26526986A JP 26526986 A JP26526986 A JP 26526986A JP S63118720 A JPS63118720 A JP S63118720A
Authority
JP
Japan
Prior art keywords
output
circuit
liquid crystal
drive
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP26526986A
Other languages
English (en)
Inventor
Yasushi Yabe
康司 矢部
Koichi Oda
巧一 小田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP26526986A priority Critical patent/JPS63118720A/ja
Publication of JPS63118720A publication Critical patent/JPS63118720A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、液晶の濃度調整などに好適用いられる液晶駆
動回路に関する。
従来技術 第5図は従来技術を説明するための電源回路1の回路図
である。従来、液晶による表示部の濃度調整は可変抵抗
器あるいは抵抗ラーグなどによって実現される可変抵抗
VRを電源回路1に用いで、これを実現していた。すな
わち、可変抵抗VRの抵抗値を変化させることによって
電源電圧Veeを変化させて、表示部の液晶に印加され
る駆動電圧VDを任意に変えることができ、これによっ
て表示部の液晶濃度を調整していた。
第6図は、電源回路1を用いて液晶に印加される印加電
圧の波形図である。前述したように液晶に印加される駆
動電圧VDは可変抵抗VRの抵抗値によって決まり、た
とえば可変抵抗VRの抵抗値を小さくすれば、ラインノ
2のように駆動電圧VDが大きくなり、したがって表示
濃度が濃くなる。一方、抵抗値を大きくすれば、ライン
J!3のように駆動電圧VDが小さくなり、表示濃度が
薄くなる。
一般に、液晶駆動のデユーティ (コモン側の数)をり
、バイアス抵抗R1/(R1+R2+R3)をB、駆動
電圧VDとすれば、液晶の点灯電圧Vonq消燈電圧V
ofrは次式で表される。
van=T「t〒D−1)l/D−(VD/B)・・・
(1) Voff=  ((B  2)2+(D  1)l/D
・(VD/B)・・・(2) 上式(1)、(2)から明らかなように、点燈電圧vO
n、 Voffは駆動電圧VDの関数として表わせる。
発明が解決すべき問題点 このように可変抵抗VRの抵抗値を変えることによって
液晶濃度の調整を行う方法においては、表示部を特定濃
度に設定することが困難である。
すなわち、抵抗値の変化は手動でアナログ的に実行され
るので、たとえば−度設定された濃度を再現することは
困難である。
また、抵抗値を変化させるために可変抵抗器あるいは抵
抗フーグなどを設けなければならず、液晶駆動回路の小
形化の妨げとなっていた。
本発明の目的は、前述の問題点を解決し、構成が簡単で
、かつ表示濃度を所望の程度に正確に変化させる液晶駆
動回路を提供することである。
問題点を解決するための手段 本発明は液晶表示素子の表示濃度に対応するデジタル信
号が発生される入力部と、 入力部からのデジタル信号に対応した相互間の遅延期間
を有する複数のパルスを発生するパルス発生部と、 液晶表示素子のセグメント電極駆動信号を発生するセグ
メント駆動部と、 上記パルスが入力され、その遅延期間に対応して液晶表
示素子へのコモン電極駆動信号における駆動期間の長さ
が変化されるコモン駆動部とを含むことを特徴とする液
晶駆動回路である。
作  用 本発明に従う液晶駆動回路においては、入力部から発生
される液晶表示素子の表示濃度に対応するデジタル信号
がパルス発生部に与えられ、このデジタル信号に対応し
て相互間の遅延期間を有すル複数のパルスを発生される
。このパルスはコモン駆動部に与えられ、その遅1!、
′M間に対応して液晶表示素子へのコモン電極駆動信号
における駆動期間の長さが変化される。このように変化
されたコモン電極駆動信号は、セグメント駆動部からの
セグメント電極駆動信号とともに液晶表示素子に与えら
れ、その濃度を制御する。
実施例 第1図は本発明の一実施例である液晶駆動回路10の回
路図である。81品駆動回路10は電源回路11、基準
クロックh1  を分周する分周回路12、セグメント
flI電極を駆動するセグメント駆動部13、遅延回路
14、コモン側電極を駆動するコモン駆動部15および
濃度制御信号発生部16などを含む0本実施例において
は液晶駆動回路10を1/4デユーテイすなわちコモン
の数を4本に選んで説明する。したがって、セグメント
駆動部13は4つのセグメント駆動回路17.18.1
つ、20から成り、コモン駆動部15も同じく4つのコ
モン駆動回路21,22,23.24から成る。
濃度制御信号発生部16は分周回路25、入力回路26
および濃度制御パルス発生部27がら構成される。
電源回路11は、4つの抵抗R1,R2,R3゜R4、
P型電界効果トランジスタ(以下、P型トランクスタと
略称する)TriおよびN型電界効果トランジスタ(以
下、N型トランジスタと略称する)Tr2とから構成さ
れる。4つの抵抗R1,R2、R3、R4はこの順序で
直列に接続され、抵抗R1の一端はライン!5を介して
前記P型トランノスタTri  のソースに接続され、
このドレインは抵抗R1と抵抗R2の接続点28Aに接
続される。一方、N型トランジスタTr2  のドレイ
ンは抵抗R3と抵抗R4の接続点28Bに接続され、ソ
ースは接地されている。また抵抗R4の一端も接地され
ている。
このような電源回路11においては、ライン!5に電源
電圧+Vccが供給され、ラインJ!5からの駆動電圧
VDは、抵抗R2と抵抗R3との接続点28Mからの出
力電圧VMとともにコモン駆動部15に5元られる。一
方、接続点28Aの出力電圧VAお上り接続点28Bの
出力電圧VBは、ともにセグメント駆動部13に与えら
れる。
分周回路12は基準クロック111  を2分周するT
型7リツプ70ツブ(以下、T−FFと略称する)29
およびT−FF29の出力h2を2分周するT−FF3
0から構成される。T−FF30の出力h3  はセグ
メント駆動部13に与えられる一方、インバータ31を
介してP型およびN型トランジスタTri、Tr2の双
方のデートに与えられる。*た、このインバータ31の
出力はコモン駆動部15にも与えられる。
第2図は分周回路12、電源回路11、セグメント駆動
部13および遅延回路14の各出力波形によるタイミン
グチャートである。同図(1)は基準クロック111 
 の波形図である5この基準クロックh1  は遅延回
路14に与えられる一方、T−FF29に与えられ、こ
こで2分周される。同図(2)はT−FF29の出力h
2の波形図である。T−FF29の出力h2  は遅延
回路14に与えられる一方、T−FF30に与えられ、
ここで再び2分周される(同図(3)参照)、このT−
FF30の出力h3はインバータ31によって反転され
(同図(4)参照)、’i源回路11のP型およびN型
トランジスタTri、Tr2のそれぞれのデートに4光
られる。
同図(5)は電源回路11の各接続点28A、28M、
28Bにおける出力波形図である。ここで電源回路11
の動作について説明する。P型トランジスタTri  
はデートに′L”信号が入力されると、ソースとドレイ
ンが導通状態となり、′H′″信号が入力されると遮断
状態となる。一方、N型トランジスタTr2はN型トラ
ンジスタTriと逆の動作を行う、したがって、P型お
よびN型トランジスタTri、Tr2の各デートに、た
とえば″L″信号が入力されると、P型トランジスタT
ri  は導通状態となり、N型トランジスタTr2 
 は遮断状態となる。この状態においては、電源電圧+
Vccがそのまま駆動電圧VDとして接続点28Aに印
加され、接続点28Mでは接続点28Aの出力電圧V 
A (= V D )より抵抗R2分だけ電圧降下され
、接続点28Bではさらに抵抗83分だけ電圧降下され
る。
一方、P型およびN型トランジスタTri、Tr2の各
デートに“■]″信号が入力されると、P型トランジス
タは遮断状態となり、N型トランジスタTr2  は導
通状態となる。この状態においては接続点28Bは接地
され、その電位はゼロとなる。
また接続点28Aには電源電圧Vccが抵抗R1分だけ
電圧降下されて印加される。このようにして接続、α2
8A、28M、28Bの各出力電圧VA。
VM、VBの波形はインバータ31の出力h3に対して
同図(5)図示の■、■、■のようになる。なお、これ
らの出力電圧VA、VM、VBの高電位および低電位の
出力レベルを以下それぞれ出力レベルHA、LA;HM
、LM;HB、LBと記す。
次に遅延回路14の構成お上り動作について説明する。
遅延回路14は2つのインバータ32゜33およ14つ
のNOR回路34.35,36.37から構成される。
この遅延回路14には前述したように基準クロックh1
  およびT−FF29の出力112が与えられるが、
これら2つの出力hl、h2はNOR回路34.36:
34,35に直接与えられる一方、インバータ32.3
3にえられ、このインバータ32.33の出力hl、h
2もそれぞれNOR回路35.37:36,37に与え
られる。
ft52図(6)は4つのNoR回M34,35.36
゜37の各出力hl ′、 h2″、h3 ’、h4 
’の波形図である。ここではNOR回路34に注目して
説明する。
NOR回路34には基準クロックh1  およびT−F
F29の出力1+2が入力され、時刻tOのときには、
双方の入力がL”であるのでNOR回路34の出力11
1′は“H″となり、時刻t1  においては、基準ク
ロックb 1が“H”でT−FF29の出力112はL
″であるのでNOR回路34の出力h1′は“L” と
なる、このようにして、NOR回路34の出力hl”は
、第2図(6)図示の■のように、基準クロックh1の
2周期に1度、基準クロック]11の半周期分の“H”
を含む波形を得る。以下、同様にしてNOR回路35,
36.37の出力h2 ’、h3 ’。
114′は、同図(6)図示の■、■、■のように、N
0R回路34の出力hl’に基準クロックh1  の半
周期ずつ遅れた波形が得られ、これらはそれぞれコモン
駆動部15のコモン駆動回路21,22,23゜24に
制御信号hl ’、h2 ’、h3 ’、h4 ’とし
で与えられる。
次に、コモン駆動回路21の構成および動作について説
明する。なお、コモン駆動回路22,23.24はコモ
ン駆動回路21と同一の構成を有する。コモン駆動回路
21はAND回路38、インバータ39、NAND回路
40.NOR回路41、P型トランクスタTr3.Tr
5およびN型トランノスタTr4+ Tr6から構成さ
れる。
AND回路38には制御信号hl’および後述される濃
度制御信号発生部16からの制御信号T1が入力され、
このAND回路38の出力にはP型トランジスタTr5
  のデートおよびNAND回路40の一方端子に与え
られる一方、インバータ3つを介してN型トランノスタ
Tr6  のデートおよびNOR回路41の一方端子に
与えられる。P型お上りN型トランジスタTr5.Tr
6のソースおよびドレインには電源回路11の接続点2
8Mからの出力電圧VMが共通に与えられ、その他のコ
モン駆動回路22,23.24にも同様にして与えられ
る。NAND回路40およびNOR回路41の他方端子
にはインバータ31がらの出力h3  がそれぞれ共通
に与えられ、その他のコモン駆動回路22,23.24
にも同様にして与えられる。
一方、P型トランジスタTr3  のソースには電源回
路11からの駆動電圧VDが与えられ、その他のコモン
駆動回路22,23.24にもそれぞれ共通に与えられ
る。またP型トランジスタTr3のドレインはN型トラ
ンジスタTr4  のドレインに接続され、N型トラン
ジスタTr3  のソースは接地される。これらP型お
よびN型トランジスタTr3.Tr4のデートにはそれ
ぞれNAND回路41の出力P1およびNOR回路41
の出力P2が与えられる。P型およびN型トランジスタ
T「3、Tr4  のドレインおよびソースはそれぞれ
共通にP型トランジスタTr5  のドレインに接続さ
れ、この接続点りからの出力H1がコモン電極にコモン
駆動電圧として印加される。同様にしてコモン駆動回路
22,23.24からもコモン駆動電圧H2、H3、H
4が出力される。
ここでAND回路38に入力される濃度制御信号発生部
16がらの制御l信号T1が、基準クロックh1  の
1/2周期において′H″である期間がその14/16
を占める波形であると想定する (この詳細は後述する
)、シかしながら、 AND回路38の出力にの波形を
図示する場合は便宜上、制御信号T1は常時″H”であ
るとみなし、第2図(7)のように表わす。これは制御
信号111′と同一波形である。
第2図(8)はコモン駆動部15の各コモン駆動回路2
1,22,23.24から出力されるコモン駆動電圧H
1,H2,H3,H4の各波形図である。
以下、同図(4)、(5)、(6)■、(7)、(8)
■を参照して、AND回路38の出力Kに関してのコモ
ン駆動回路21の動作について説明する。
時刻toのとき、この出力には”H″であり、インバー
タ31の出力h3  は′H”であるのでNAND回路
40およびNOR回路41の出力Pi、P2はともにL
″′となる( NAND回路4oの出力P1は双方の入
力がともに“H”ときのみ“L″となり、NOR回路4
1の出力P2は双方の入力がともに“L″のときのみ“
H″′となる)、シたがって、P型トランジスタTr3
  は導通状態となり、N型トランジスタTr4は遮断
状態となる。
一方、P型トランジスタTr5  のデートの入力は“
■]”であるので、これは遮断状態となる。またN型ト
ランジスタTr6  のデートの入力はインバータ3つ
の出力Kが“L″となるので、これも遮断状態となる。
なお、P型およびN型トランジスタTr5.Tr6はA
ND回路38の出力Kに関しては同一の動作を行う、す
なわち出力KがH”のときはともに遮断状態であり、′
L″のときはともに導通状態となる。
したがって、時刻10  のときはP型トランジスタT
r3  のみが導通状態となるので、接続点りには駆動
電圧VDが印加される。
次に、時刻t1  のときは、AND回路38の出力に
はL″となり、インバータ31の出力h3は“H″のま
まであるので、NAND回路40の出力P1は′H”と
なり、NOR回路41の出力P2はL”となり、したが
って、P型およびN型トランジスタTr3.Tr4はと
もに遮断状態となる。−方、P型だよl/N型トフトラ
スタTr5’、 Tr6は、AND回路38の出力Kが
“L″であるのでともに導通状態となる。
したがって、時刻t1  のときは、P型およびN型ト
ランジスタTr5.Tr6のみが導通状態となるので、
接続点りには出力電圧VMが印加される。
なお、この時刻t1  においては出力電圧VMは出力
レベルLMであるので、これが#に絞点りに印加される
ことになる。この状態は時刻t2  まで続行される。
時刻L2  においては、AND回路38の出力には再
びH″となり、インバータ31の出力h3は“L”とな
るので、NAND回路40の出力P1は“H″となり、
また、インバータ39の出力には“L”であるので、N
OR回路41の出力P2は “ト■”となる、したがっ
て、P型トランジスタTr3  は遮断状態を続行し、
N型トランジスタTr4  は導通状態となる。一方、
P型およびN型トランジスタTr5.Tr6は、AND
回路38の出力KがH″であるので、ともに遮断状態と
なる。
したがって、時刻t2  のときはN型トランジスタT
r4  のみが導通状態となり、接続点りは接地され、
印加電圧はゼロとなる。
時刻t3  においてはAND回路38の出力におよび
インバータ31の出力h3はともに11 L @となり
、インバータ39の出力には“H″となるので、NAN
D回路40の出力P1は“H″、NOR回路41の出力
P2は“L″となる。したがってP型およびN型トラン
ジスタTr3、Tr4はともに遮断状態となる。一方、
P型およびN型トランジスタTr5.Tr6は、AND
回路38の出力Kが”L″であるので、ともに導通状態
となる。
したがって、時刻t3のときは時刻t1のときを同じ状
態であるが、出力電圧VMは出力レベルHMであるので
、これが接続点りに時刻t4*で印加され続ける1時刻
t4においては、時刻10と全く同じ状態であるので、
この開開を1周期として、接続点りからはコモン駆動電
圧H1が第2図(8)■図示のような波形で出力される
。以下、同様にシテ遅延回路14のNOR回路35.3
6.37の各出力l+2 ’、h3 ’、h4 ’に対
応して、コモン駆動回路22,23.24からコモン駆
動電圧H2、H3。
H4が、コモン駆動電圧H1に基準クロック hlの半
周期ずつ遅れて出力される(同図(8)■、■、■参照
)。
次に、セグメント駆動部13の構成および動作について
説明する。セグメント駆動回路17は、その他のセグメ
ント駆動回路18,19.20と同一の構成を有し、P
型お上りN型トランジスタTr7.Tr8および排他的
論理回路(以下、EX−ORと略称する)42 から成
る。P型およびN型トランノスタTr7.Tr8は接続
点Eを介して接続されており、ソースおよびドレインは
、電源回路11からの出力電圧VA、VBがそれぞれ与
えられ、その他のセグメント駆動回路18,19.20
にも同様に与えられる。一方、各デートにはEX−OR
42の出力Fが与えられる。EX−OR42の一方端子
には分周回路12のT、−FF30の出力113  が
与えられ、同様にセグメント駆動回路1B、19.20
にも与えられる。
一方、EX−OR42の他方端子には、接続点Eから出
力されるセグメント駆動電圧Slが印加すべきセグメン
トに対応する液晶領域を点灯させるか否かを制御する制
御信号D1が入力される。
同様にしてセグメント駆動回路18,19.20にも制
御信号D 2 、D 3 、D 4が入力され、これら
の制′IB信号に対応してそれぞれセグメント駆動電圧
S 2 、S 3 、S 4を出力する。
制御信号D1は基準クロックh1  に同側しており、
たとえば第2図(9)に示すような波形が出力される。
このような制御信号D1がEX−OR42に与えられた
場合を想定してセグメント駆動回路17の動作について
説明する。
EX−OR42の出力FIJt″H″のときはP型トラ
ンジスタTr7  は遮断状態となり、N型トランジス
タTr8  は導通状態になる。したがって接続点Eに
は出力電圧VBが印加されることになる。
一方、EX−OR42の出力FがL″のときはP型トラ
ンジスタTr7  は導通状態となり、N型トランノス
タTr8  は遮断状態となる。したがって、接続点E
には出力電圧VAが印加される。
このようにして、たとえば時刻to  のときにはT−
FF 30の出力h3  は“H″であり、制御信号D
I+!”H”であるのでEX−OR42の出力Fは“H
″となる。したがって接続点Eには出力電圧VBが印加
されるが、時刻10  においては出力電圧VBは出力
レベルLB(=GND)であるので、セグメント駆動電
圧S1はゼロである。
時刻t1のときは、T−FF30の出力113  は“
H″であり、制御信号D1はL″となるので、EX−O
R42の出力Fは“L”となり、接続点Eには出力電圧
VAの出力レベルLAが印加され、これがセグメント駆
動電圧S1として出力され、この状態が時刻【2まで接
続する。
時刻t2  のときは、T−FF30の出力h3は“H
″となり、制御信号D1も′H″となる。したがってE
X−OR42の出力Fは“L”のままであり、接続点E
には出力電圧VAが印加されるが、時刻t2においては
、出力電圧は、出力レベルHA(=VD)になるので、
これがセグメント駆動電圧S1として出力される。
時刻t3  のときは、T−FF30の出力b 3は“
H″のままであり、制御信号D1はL″となる。
したがって、EX−OR42の出力FはH”となり、接
続点Eには出力電圧VBの出力レベルHBが印加され、
これがセグメント駆動電圧S1として出力され、この状
態は時刻t4  まで接続する。
時刻L4においては、時刻toと同じ状態であるので、
この期間を1周期とするセグメント駆動電圧S1が接続
点Eから出力される。
このセグメント駆動電圧S1は第2図(i、o)図示の
ような波形となる。そこでこのセグメント駆動電圧S1
と前述のコモン駆動回路21からのコモン駆動電圧H1
とを液晶に印加すれば、第3図の実線で示すように等測
的に交流となるが得られる。以下、同様にしてセグメン
ト駆動回路18゜19.20がらも制御信号D 2 、
D 3 、D 4に対応したセグメント駆動電圧S 2
 、S 3 、S 4が出力される6 しかしながら前
述したように制御信号D1〜D4は、所定の液晶表示素
子を点灯させるが否かを制御する信号であるから、一般
にこれらの制御信号D1〜D4に対応したセグメント駆
動電圧81〜S4とコモン駆動電圧H1〜H4とを液晶
表示素子に印加する際には、必ずしも第3図図示のよう
な波形とは限らない。
次に、濃度制御信号発生部16の構成および動作につい
て説明する。濃度制御信号発生部16は前述したように
分周回路25、入力可゛路26および濃度制御パルス発
生部27から構成され、分周回路25は、入力信号を2
分周する3つのT−FF43,44.45がら成る。T
−FF43には、前記分周回路12のT−FF29に入
力される基準クロックb 1  の16倍の周波数を有
する基準クロックhOが与えられる。
第4図は、濃度制御信号発生部16の動作を説明するた
めのタイミングチャートである。同図(1)は基準クロ
ックhOの波形図であり、同図(2)。
(3)、(4)は、T−FF43,44.45の各能力
1+01 、ho 2 、++03の波形図である。な
お、同図(5)は、これらに同期した前記基準クロック
h1の波形図である。T−FF43,44.45は、同
図(2)、(3)、(4)図示のようにそれぞれの入力
信号を2分周して出力し、前記基準クロックhOと共に
これらの出力ho1.h02.h03をそれぞれ濃度制
御パルス発生部27の4つのEX−OR50゜51.5
2.53に与える一方、4人力NOR回路54に共通に
与える。
入力回路26は、4つのD−FF  (D型7リツプ7
0ツブ)46.47,48.49から成り、それぞれに
4とアト2進データGo、G1.G2.G3が入力され
るとともに、クロック信号CKがそれぞれ共通に入力さ
れ、これらの出力Q O、Q 1 、G2、Q3+!+
れぞflEX−OR50,51,52,53に与えられ
る。4ビット2進データGO,G1゜G2.G3は組合
わせとして16通りあり、後述するように、このデータ
によって液晶の濃度が制御される。*たクロック信号C
Kは前記基準クロックhOと同一波形であり、このクロ
ック信号CKをD−FF4G、47.48.49に入力
することにより出力Q O、Q 1 、Q 2 、Q 
3が基準クロックhOに同期されることになる。
濃度制御パルス発生部27においては、EX−OR50
,51,52,53の各出力は並列ニNOR回路55に
与えられ、このNOR回路55の出力Z2は、前記NO
R回路54の出力Z1とともにNOR回路5Gに与えら
れる。NOR回路56の出力はインバータ57およびT
−FF58を介して液晶濃度を制御する制御信号T1と
してコモン駆動部15の各コモン駆動回路21,22,
23゜24に共通に与えられる。
インバータ57の出力TOは、たとえばtjS4図(6
)図示のように、基準りaクク hlの1/2周期j9
111111Thの間に、基準クロックhOの1/2周
期期間(以下、クロック期間と称する)Wの立上がり期
間を有する基準パルスaおよ1制御パルスβの2つのパ
ルスが常に形成される。なお基準パルスaの立上がり時
刻は常に前記期間Thの開始時刻(第4図では時刻10
)に一致しており、制御パルスβの立上がり時刻、すな
わち、前記基準パルスαの立上がり時刻to  とこの
制御パルスβの立上がり時刻との間の期間(以下、作動
期間と称する)Tβは、前述した入力回路26に入力さ
れる4ビット2進データGo−G3によって決定される
。なおこの作動期間Tβは、後述するように液晶の濃度
を制御するものである。以下、基準パルスaおよび制御
パルスβについて説明する。
まず、前記インバータ57の出力TOが“H″になる場
合を考えてみる。この出力TOが′″H″であるならば
、NOR回路56の出力は“L”であり、したがってN
OR回路54,55の各出力Z 1 、Z2の少なくと
もどちらか一方が′H”であればよい。
NOR回路54の出力がH″であるならば、その4人力
すなわち、基準クロックhOお上13つのT−FF43
,44,45の各出力ho 1 、ho 2 。
ho3  がすべて”L”である必要がある。一方、N
OR回路55の出力Z2がH″であれば、EX−OR5
0,51,52,53の各出力カスヘテ′L′mでなけ
ればならず、したがってD−FF46〜4つの各出力Q
O−Q3  と基準クロックhO1T−FF43〜45
の各出力hO1〜h03とが一致しなければならない。
換言すれば、基準クロック ho、T−FF43〜45
の各出力1101〜h03の4つの出力がすべて“L″
のときおよび前記4つの出力とり、−FF4c〜49の
各出力QO−Q3とが一致したときの2つの場合のみ、
インバータ57の出力Toは“H”となる。
このようにしてインバータ57の出力Toにおいて立上
がりパルスが形成される。すなわち前者の場合には基準
パルスαが、後者の場合には制御パルスβが形成される
次に、基準パルスαお上り制御パルスβの発生過程につ
いて説明する6分周回路25は、第4図(1)〜(4)
図示で明らかなように、4ビツトバイナリカウンタとみ
なすことができ、ここからの出力h03 、 ho 2
 、ho 1 、hoはこの順序で10進法の「0」〜
「15」までをカウントすることができる。
このような巡回的なカウント動作のrOJに対応する期
間、すなわち時刻LOがら1クロック期間WOの間は、
分周回路25の各出力ho −ho 3はすべて”L”
であるのでインバータ57の出力TOはH″となる。こ
れが前述した基準パルスαである。
次に制御パルスβについて説明する。まず、D−FF4
9,48,47.46からの出力Q 3 、Q 2 。
Q 1 、Q Oがそれぞれ“I−I”、“L″′、“
I(”H”の場合、すなわち10進法で「11」の場合
を想定する。これらの出力がEX−OR53,52,5
1,50にそれぞれ与えられると、インバータ57の出
力TOが“H″となるのは、分周回路25からの出力h
03 、ho 2 、ho 1 、hoが10進法で「
11」のときのみである、すなわち、時刻し0 から第
11番目のクロック期間Wllの間のみインバータ57
の出力TOは“■(”となる、これが制御パルスβであ
る。
以上のことから明らかなように、制御パルスβの発生す
るクロック期間の時刻toからの数は、入力回路2Gに
入力される2進データである制御信号G3.G2.Gl
、Goの10進法に対応する数と一致する。
このようにして、基準パルスaお上り制御パルスβを有
するインバータ57の出力TOが得られ、この出力TO
はT−FF58を介して、前述した作動期間Thの開立
上がりパルスを有する出力T1を得る。なお、この作動
期間Thは4tt制御パルスβの立上がり時刻によりて
決定されるので、時刻10  から第1番目、第2番目
および第15番目のクロック期間WO,Wl、W15の
III御パルスβの発生は禁止される。なぜならば、上
記クロック期間WO,Wl、W15に制御パルスβが発
生すれば、基準パルスαと制御パルスβとの判別が不能
となり、したがって、T−FF58の出力T1は意味の
ないものとなるからである。そこで、当然のことながら
、入力回路26に入力される制御信号G3 、G 2 
、G 1 、G Oは10進法に対応するrOJ汀1」
汀15」が禁止される。
以上のような構成を有する濃度制御信号発生部16から
の出力される制御信号T1は、前述したように4つのコ
モン駆動回路21,22,23.24に、遅延回路14
の4つの出力hl ’、h2 ’、h3 ’。
h4’とともにそれぞれ共通に与えられる。たとえばコ
モン駆動回路21においては、AND回l1838に前
記制御信号T1およびNOR回路34の出力hl’が与
えられる。これによって前記出力111′の立上がりパ
ルスは制御信号T1 の作動期間Th分を残し、残余の
部分は削り取られた出力Kを得る(第4図(8)参照)
ここで、NOR回路34の出力111′の立上がりパル
スの果たす役割は、コモン駆動回路21からの出力、す
なわちコモン駆動電圧H1の最大レベル(=駆動電圧V
D)および最小レベル(= G N D )の発生時刻
および期間を決定するものである。さらに前記駆動電圧
VD(最大レベル)は文字どおり液晶の濃度を決定する
ものである。したがって、AND回路38の出力Kにお
いてNOR回路34の出力111′の立上がりパルスが
変化されるということは、これによって液晶の濃度が変
化されるということが結論づけられる。
すなわち、作動期間Thを任意の長さに設定することに
より、たとえば第3図の破線で示すような交流波形が得
られ、これによって液晶濃度が決定される。
そこで、液晶駆動のデ1−ティ(コモン側の数)をD1
バイアス抵抗R1/(R1+R2+R3)をB1駆動電
圧をVDとすれば、液晶の点灯電圧Vonおよび消煙電
圧を VofIは、次式で表わされる。
Von=  (B2・t2+(D−t)l/ D ・(
V D/ B )・・・(3) Voff=  [(B −2)2・t”+(D−tN/
 D ・(VD/B)          ・・・(4
)ただし、1=0〜1である。
このようにして、液晶の濃度は、コモン駆動電圧H1の
駆動電圧VDをその立上がりパルス幅を変化させること
によって実現される。以上のことはコモン駆動回路22
,23.24についても同様なことが言える。
したがって、本実施例に従う液晶駆動回路10において
は、可変抵抗器などを用いることなく、その駆動電圧の
パルス幅を変えることによって、液晶の濃度をllIg
することができる。
また、濃度調整は、4ビツト2進データにより決定され
るので、−度設定された濃度を再現することは容易に実
現される。さらに本実施例によれば、可変抵抗器あるい
は抵抗ラーダなどを設ける必要がなり、液晶駆動回路の
小形化に寄与することができる。
効  果 以上のように本発明に従う液晶駆動回路においては、デ
ジタル信号によって液晶表示素子の濃度を制御すること
ができる。したがって、表示濃度を所望の程度に正確に
変化させることが可能となる。また表示濃度の制御は、
コモン電極駆動信号における駆動期間の良さを変化させ
ることによって実現されるので、従来技術の項で述べた
ような可変抵抗器などを用いることなく、これを実現で
きる、したがって濃度駆動回路における構成を簡単なも
のにすることができる。
【図面の簡単な説明】
Pt51図は本発明の一実施例である液晶駆動回路10
の回路図、第2図は分周回路12、電源回路11、セグ
メント駆動部13、遅延回路14およびコモン駆動回路
15の各出力波形によるタイミングチャート、第3図は
液晶駆動回路10によって得られる液晶に印加される電
圧の一例を示す波形図、第4図は濃度制御信号発生部1
6の動作を説明するためのタイミングチャート、第5図
は従来技術を説明するための図、Pt56図は電源回路
1を用いて液晶に印加される印加電圧の波形図である。 10・・・液晶駆動回路、11・・・電源回路、12・
・・分周回路、13・・・セグメント駆動部、14・・
・遅延回路、15・・・コモン駆動部、16・・・濃度
制御信号発生部、17〜20・・・セグメント駆動回路
、21〜24・・・コモン駆動回路、25・・・分局回
路、26・・・入力回路、27・・・濃度制御パルス発
生部、28A、28 B、28 C・・・接続点、29
,30.43,44.45,58 ・・・T−FF、 
 3 1.3 2,3 3.5 7・・・インバータ、
34〜37,41.54〜56・・・NOR回路、38
 ・A N D回路、40 ・N A N D回路、4
2.50〜53・・・EX−OR,4G〜49・=D−
F F、Tri 、Tr3 、、Tr5 、Tr7−P
型トランジスタ、Tr2 、 Tr4 、TrG 、T
r8−N型トランジスタ

Claims (1)

  1. 【特許請求の範囲】 液晶表示素子の表示濃度に対応するデジタル信号が発生
    される入力部と、 入力部からのデジタル信号に対応した相互間の遅延期間
    を有する複数のパルスを発生するパルス発生部と、 液晶表示素子のセグメント電極駆動信号を発生するセグ
    メント駆動部と、 上記パルスが入力され、その遅延期間に対応して液晶表
    示素子へのコモン電極駆動信号における駆動期間の長さ
    が変化されるコモン駆動部とを含むことを特徴とする液
    晶駆動回路。
JP26526986A 1986-11-06 1986-11-06 液晶駆動回路 Pending JPS63118720A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP26526986A JPS63118720A (ja) 1986-11-06 1986-11-06 液晶駆動回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP26526986A JPS63118720A (ja) 1986-11-06 1986-11-06 液晶駆動回路

Publications (1)

Publication Number Publication Date
JPS63118720A true JPS63118720A (ja) 1988-05-23

Family

ID=17414881

Family Applications (1)

Application Number Title Priority Date Filing Date
JP26526986A Pending JPS63118720A (ja) 1986-11-06 1986-11-06 液晶駆動回路

Country Status (1)

Country Link
JP (1) JPS63118720A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5610627A (en) * 1990-08-10 1997-03-11 Sharp Kabushiki Kaisha Clocking method and apparatus for display device with calculation operation
US6104369A (en) * 1990-08-10 2000-08-15 Sharp Kabushiki Kaisha Display control circuit including hardware elements for preventing undesired display within the display space of the display unit

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5610627A (en) * 1990-08-10 1997-03-11 Sharp Kabushiki Kaisha Clocking method and apparatus for display device with calculation operation
US5751278A (en) * 1990-08-10 1998-05-12 Sharp Kabushiki Kaisha Clocking method and apparatus for display device with calculation operation
US6104369A (en) * 1990-08-10 2000-08-15 Sharp Kabushiki Kaisha Display control circuit including hardware elements for preventing undesired display within the display space of the display unit

Similar Documents

Publication Publication Date Title
JP3031419B2 (ja) 半導体集積回路
US5192886A (en) Sub-nanosecond calibrated delay line structure
US20010022573A1 (en) Liquid crystal display apparatus and data driver
US5703541A (en) Ring oscillator with two inverters per unit inverter circuit
TW201010289A (en) D/A converter circuit and digital input class-D amplifier
US3945194A (en) Electronic quartz clock with integrated circuits
JP2000059185A (ja) 同期遅延回路
JPS63118720A (ja) 液晶駆動回路
JPS6310612B2 (ja)
JP3696386B2 (ja) パルス幅変調信号生成回路
KR100247826B1 (ko) 펄스폭변조회로
JPS63125918A (ja) 液晶駆動回路
JPH0579967B2 (ja)
JP6800002B2 (ja) 半導体装置、画像表示装置および画像表示方法
JP2001217695A (ja) 多相発振器
JPH01216721A (ja) 放電加工機群制御装置
JPS6338123B2 (ja)
JPS59128821A (ja) デユ−テイ補正回路
JP2960192B2 (ja) 液晶表示装置
JPS6048617A (ja) 信号選択回路
JPS6333804B2 (ja)
JPH03171820A (ja) 2n―1分周回路
JP2001356837A (ja) クロック信号分配回路
JPH08227282A (ja) 液晶表示装置
SU886224A2 (ru) Генератор пилообразного напр жени