JPH01211952A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH01211952A JPH01211952A JP3609788A JP3609788A JPH01211952A JP H01211952 A JPH01211952 A JP H01211952A JP 3609788 A JP3609788 A JP 3609788A JP 3609788 A JP3609788 A JP 3609788A JP H01211952 A JPH01211952 A JP H01211952A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- high melting
- wiring
- melting point
- point metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 6
- 238000004519 manufacturing process Methods 0.000 title claims description 5
- 238000002844 melting Methods 0.000 claims abstract description 20
- 230000008018 melting Effects 0.000 claims abstract description 20
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 8
- 239000000758 substrate Substances 0.000 claims abstract description 7
- 238000001259 photo etching Methods 0.000 claims abstract description 5
- 238000001312 dry etching Methods 0.000 claims abstract description 4
- 239000002184 metal Substances 0.000 claims description 19
- 229910052751 metal Inorganic materials 0.000 claims description 19
- 238000000034 method Methods 0.000 claims description 10
- 229910021332 silicide Inorganic materials 0.000 claims description 5
- -1 silicide compound Chemical class 0.000 claims description 4
- 238000013508 migration Methods 0.000 abstract description 10
- 230000005012 migration Effects 0.000 abstract description 10
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical class [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 abstract description 2
- 239000011248 coating agent Substances 0.000 abstract 1
- 238000000576 coating method Methods 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 29
- 238000009792 diffusion process Methods 0.000 description 3
- 230000007547 defect Effects 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 2
- 238000002161 passivation Methods 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 239000012778 molding material Substances 0.000 description 1
- 238000004151 rapid thermal annealing Methods 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は高融点金属層でおおわれたＡＬ配線を有する半
導体装置に関し、ＡＬ配線をおおう高磁点金ＴＩ４膜の
形成方法に関する。
導体装置に関し、ＡＬ配線をおおう高磁点金ＴＩ４膜の
形成方法に関する。
ＬＳＩの高密度化とともに、配線やトランジスタなどの
平面方向の寸法はどんどん小さくなる。
平面方向の寸法はどんどん小さくなる。
しかし厚み方向は平面方向はどには縮まらない。
このため、いくつかの問題が出てくる。［ｌ関は断線や
短絡など、ＡＬ配線の不良である。最近では応力が原因
となった断線や空孔がＡＬ配線に発生している。電流を
流さなくても、平坦部でもおこるストレスマイグレーシ
黛ンと呼ばれる断線不良である。特にＡＬ多層プロセス
で、下層のＡＬ配線が細く薄い配線分部でおこりやすい
。
短絡など、ＡＬ配線の不良である。最近では応力が原因
となった断線や空孔がＡＬ配線に発生している。電流を
流さなくても、平坦部でもおこるストレスマイグレーシ
黛ンと呼ばれる断線不良である。特にＡＬ多層プロセス
で、下層のＡＬ配線が細く薄い配線分部でおこりやすい
。
第２図（λ）〜第２図（ｄ）に製造工程順の断面略図を
示し以下に本発明の方法について説明する。
示し以下に本発明の方法について説明する。
第２図（ａ）に示すように、Ｎ！！単結晶Ｓｉ基板１１
内にＰウェル１２、素子分離用酸化膜１３、ゲート酸化
膜１４、ゲート電極１５、Ｐ＋拡散層１６、Ｎ十拡散Ｆ
３１７、それに、第一層間絶縁８１８を形成し、拡散層
上及び電極配線上にコンタクトホールの穴あけをおこな
う。
内にＰウェル１２、素子分離用酸化膜１３、ゲート酸化
膜１４、ゲート電極１５、Ｐ＋拡散層１６、Ｎ十拡散Ｆ
３１７、それに、第一層間絶縁８１８を形成し、拡散層
上及び電極配線上にコンタクトホールの穴あけをおこな
う。
第２図（ｂ）に示すように、第一層目のＡＬ配装ｉ１層
１９を形成し、その上からヒルロック成長防止用のＡｓ
＋イオン打込みをおこなう。この時の打込みは、エネル
ギーとして６０ｋｅｖ前後、打込み量としてｔｘｉｏ’
″Ｃｍ ”前後の打込みがおこなわれる。
１９を形成し、その上からヒルロック成長防止用のＡｓ
＋イオン打込みをおこなう。この時の打込みは、エネル
ギーとして６０ｋｅｖ前後、打込み量としてｔｘｉｏ’
″Ｃｍ ”前後の打込みがおこなわれる。
第２図（Ｃ）に示すように、第一層目のＡＬ配線層１９
をホトエツチングして第一のＡＬ配椋１９を形成する。
をホトエツチングして第一のＡＬ配椋１９を形成する。
その上に第二層間絶縁膜２０を形成して、選択ホトエツ
チングによって、スルホールを形成する。
チングによって、スルホールを形成する。
第２図（ｄ）に示すように、その上に第二のＡＬ配Ｉ！
２１を形成し、さらにパンペーション膜２２を形成する
。最近、パシベーション膜にはプラズマＳｉｓ”Ｎ、１
１２が主として品質上の問題から用いられるようになっ
てきている。
２１を形成し、さらにパンペーション膜２２を形成する
。最近、パシベーション膜にはプラズマＳｉｓ”Ｎ、１
１２が主として品質上の問題から用いられるようになっ
てきている。
パシベーションのプラズマ５ｉｓＮａ膜の応力と、モー
ルド材の応力、それにチップの大形化と配線の微細化に
ともなって、ＡＬ配線に応力がかかり、ストレスマイグ
レーシ９７現象がおこり、ＡＬ配線の断１！２３．２４
がおこりやすくなっていて、ＩＣの品質上大きな問題と
なってきている。ストレスマイグレーシロンのおこりや
すい傾向として次のような項目が挙げられる。
ルド材の応力、それにチップの大形化と配線の微細化に
ともなって、ＡＬ配線に応力がかかり、ストレスマイグ
レーシ９７現象がおこり、ＡＬ配線の断１！２３．２４
がおこりやすくなっていて、ＩＣの品質上大きな問題と
なってきている。ストレスマイグレーシロンのおこりや
すい傾向として次のような項目が挙げられる。
（１）ＡＬ配線が細くなるほどおこりやすい。
（２）ＡＬ配線が薄いほどおこりやすい。
（３） プラズマ５ｉｌＮＪＷＸ％モールド材の応力
が大きいほどおこりやすい。
が大きいほどおこりやすい。
（４） チップが大きくなるほどおこりやすい。
はっきりわかっていないがＡＬ自体の材質及び膜の性質
によってもちがいがあるようである。
によってもちがいがあるようである。
本発明は上記のような原因によっておこりやすくなるス
トレスマイグレーシロンを本発明の方法によって、おこ
りに＜＜シ、半導体集積回路装置の品質向上をはかると
ともに、ＡＬ配線の微細化すなわち半導体集積回路装置
の微細化を可能ならしめる事と、チップの大型化の可能
性も実現するものである。
トレスマイグレーシロンを本発明の方法によって、おこ
りに＜＜シ、半導体集積回路装置の品質向上をはかると
ともに、ＡＬ配線の微細化すなわち半導体集積回路装置
の微細化を可能ならしめる事と、チップの大型化の可能
性も実現するものである。
本発明の手段は、ＡＬ配線を形成する前の基板上に多結
晶シリコン層を形成し、その上に第一の高融点金属層及
びＡＬ層を形成した後、ＡＬｌｉ２ｉ及び第一の高融点
金属層をホトエツチングにて配線を形成し、その上に第
二の高融点金属層を形成して、配線以外の部分の第二の
高融点金属層は下の多結晶シリコンと反応させシリサイ
ド化する。そのシリサイド化合物のみを選択ドライエツ
チングで除去し、第二の高融点金属層でおおわれた、ス
トレスマイグレーシロンに対して強いＡＬ配線を形成す
る。
晶シリコン層を形成し、その上に第一の高融点金属層及
びＡＬ層を形成した後、ＡＬｌｉ２ｉ及び第一の高融点
金属層をホトエツチングにて配線を形成し、その上に第
二の高融点金属層を形成して、配線以外の部分の第二の
高融点金属層は下の多結晶シリコンと反応させシリサイ
ド化する。そのシリサイド化合物のみを選択ドライエツ
チングで除去し、第二の高融点金属層でおおわれた、ス
トレスマイグレーシロンに対して強いＡＬ配線を形成す
る。
第１図（ａ）に示すように、Ｎ型単結晶Ｓｉ基板１内に
素子形成がされ、絶縁膜２が形成された後、その上に多
結晶シリコン層３を形成する。膜厚は、５００〜２００
０人が良好で、それ以上でも以下でも問題ない。その上
に、なるべく薄い第一の高融点金属ｍ４を形成し、さら
に、８０００〜１ｏｏｏｏλ程度のＡＬ層５を形成する
。
素子形成がされ、絶縁膜２が形成された後、その上に多
結晶シリコン層３を形成する。膜厚は、５００〜２００
０人が良好で、それ以上でも以下でも問題ない。その上
に、なるべく薄い第一の高融点金属ｍ４を形成し、さら
に、８０００〜１ｏｏｏｏλ程度のＡＬ層５を形成する
。
第１図（ｂ）に示すように、ホトエツチングによりＡＬ
層５及び第一の高融点金属層４を選択エツチングし、配
線を形成する。その上に、第二の高融点金属層６を形成
する。膜厚は１００λ〜１５００人程度が良好である。
層５及び第一の高融点金属層４を選択エツチングし、配
線を形成する。その上に、第二の高融点金属層６を形成
する。膜厚は１００λ〜１５００人程度が良好である。
第１図（Ｃ）に示すように、熱処理によって配線以外の
部分の第二の高融点金属層と多結晶シリコン層をシリサ
イド化する。この場合の熱処理は、ラピッドサーマルア
ニールが望ましい。
部分の第二の高融点金属層と多結晶シリコン層をシリサ
イド化する。この場合の熱処理は、ラピッドサーマルア
ニールが望ましい。
第１図（ｄ）に示すように、シリサイド化された部分で
、配線の間に存在するシリサイド化合物７をフレオン系
のプラズマで、選択ドライエツチングをおこない、高融
点金属層におおわれたＡＬ配線を形成する。この高融点
金属層によっておおわれたＡＬ配配属層形成は、第一層
目でも第二層目でも、さらに、その上の配線層でも同様
な方法で形成可能である。
、配線の間に存在するシリサイド化合物７をフレオン系
のプラズマで、選択ドライエツチングをおこない、高融
点金属層におおわれたＡＬ配線を形成する。この高融点
金属層によっておおわれたＡＬ配配属層形成は、第一層
目でも第二層目でも、さらに、その上の配線層でも同様
な方法で形成可能である。
以上のように、本発明の方法によると、ＡＬ配線を高融
点金属層でおおう事が容易に可能であり、ＡＬ配線を高
融点金属層でおおうと、ストレスマイグレーションに強
い高融点金属層が、ストレスマイグレーションに弱いＡ
Ｌ配線をおおうため、ストレスマイグレーションに強（
なる。この方法によってＡＬ配線を気がねなく細くする
事が可能であるし、薄くする事も可能である。それと同
時に、ヒルロック発生防止にもなる。これによって半導
体集積回路装置の品質向上になると同時に、微細化やチ
ップの大型化にも対応する事ができる。
点金属層でおおう事が容易に可能であり、ＡＬ配線を高
融点金属層でおおうと、ストレスマイグレーションに強
い高融点金属層が、ストレスマイグレーションに弱いＡ
Ｌ配線をおおうため、ストレスマイグレーションに強（
なる。この方法によってＡＬ配線を気がねなく細くする
事が可能であるし、薄くする事も可能である。それと同
時に、ヒルロック発生防止にもなる。これによって半導
体集積回路装置の品質向上になると同時に、微細化やチ
ップの大型化にも対応する事ができる。
第１図（ａ）〜第１図（ｄ）は本発明の方法による装造
工程順の断面略図である。 第２図（ａ）〜第２図（ｄ）は従来の方法による製造工
程順の断面略図である。 以 上 出頃人 セイコーエプソン株式会社 代理人 弁理士 最 上 務 他１名笛１■■ ’＄＋（ｆＩ 山） １１１１ノＩＩ （ＩＪ 笛１ｒ＃＜ｄ） ′ｊｚ＠α） ′１起 ｚ ｔ＠ （ｂ）
工程順の断面略図である。 第２図（ａ）〜第２図（ｄ）は従来の方法による製造工
程順の断面略図である。 以 上 出頃人 セイコーエプソン株式会社 代理人 弁理士 最 上 務 他１名笛１■■ ’＄＋（ｆＩ 山） １１１１ノＩＩ （ＩＪ 笛１ｒ＃＜ｄ） ′ｊｚ＠α） ′１起 ｚ ｔ＠ （ｂ）
Claims (1)
- 素子形成がされた基板上に、高融点金属でおおわれた
ＡＬ配線を有する半導体装置の製造方法において、該基
板上に多結晶シリコン層を形成しその上に第一の高融点
金属層及びＡＬ履を形成した後、該ＡＬ層及び該第一の
高融点金属層をホトエッチングして配線を形成し、その
上に第二の高融点金属を形成して、該配線以外の部分の
第二の高融点金属は下の該多結晶シリコン層と反応させ
てシリサイド化させてシリサイド化合物を形成し、ドラ
イエッチングによって該シリサイド化合物を選択的にエ
ッチング除去する事によって該第二の高融点金属におお
われた該ＡＬ配線を形成する事を特徴とする半導体装置
の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3609788A JPH01211952A (ja) | 1988-02-18 | 1988-02-18 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3609788A JPH01211952A (ja) | 1988-02-18 | 1988-02-18 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01211952A true JPH01211952A (ja) | 1989-08-25 |
Family
ID=12460263
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3609788A Pending JPH01211952A (ja) | 1988-02-18 | 1988-02-18 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01211952A (ja) |
-
1988
- 1988-02-18 JP JP3609788A patent/JPH01211952A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH06244185A (ja) | 配線構造とその製法 | |
| JPH10335657A (ja) | 半導体装置の製造方法 | |
| JPS6364057B2 (ja) | ||
| JPH01211952A (ja) | 半導体装置の製造方法 | |
| JPS62154646A (ja) | 半導体装置の製造方法 | |
| JPH01211951A (ja) | 半導体装置の製造方法 | |
| JP3394155B2 (ja) | 金属薄膜形成方法 | |
| JPS61289649A (ja) | 半導体装置の製造方法 | |
| JPH01298744A (ja) | 半導体装置の製造方法 | |
| JPS6220374A (ja) | 半導体集積回路装置 | |
| JPH08124877A (ja) | 半導体集積回路の製造方法 | |
| KR930011461B1 (ko) | 반도체 집접회로의 서브미크론 전극배선 형성방법 | |
| JPS61226958A (ja) | 半導体装置およびその製造法 | |
| JPS5951130B2 (ja) | 漏洩電流の少ない半導体装置の製造方法 | |
| JPH0350770A (ja) | Ｍｏｓ型半導体集積回路装置 | |
| JPH04167547A (ja) | 半導体装置 | |
| JPS5956734A (ja) | 半導体装置の製造方法 | |
| JPH03169018A (ja) | 半導体集積回路の製造方法 | |
| JPH0473972A (ja) | 半導体装置の製造方法 | |
| JPH01200651A (ja) | 半導体装置の製造方法 | |
| JPH0831941A (ja) | 半導体集積回路装置およびその製造方法 | |
| JPH0287526A (ja) | 半導体装置の製造方法 | |
| JPH0463469A (ja) | Ｓｏｉ型半導体装置 | |
| JPH05226336A (ja) | 半導体装置の製造方法 | |
| US20070178624A1 (en) | Semiconductor Arrangement |