JPH05226336A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH05226336A JPH05226336A JP2983892A JP2983892A JPH05226336A JP H05226336 A JPH05226336 A JP H05226336A JP 2983892 A JP2983892 A JP 2983892A JP 2983892 A JP2983892 A JP 2983892A JP H05226336 A JPH05226336 A JP H05226336A
- Authority
- JP
- Japan
- Prior art keywords
- film
- aluminum film
- aluminum
- wiring
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【構成】半導体装置の配線として、アルミニウム膜１０
及びポリシリコン膜８を積層する構造を有する場合，ポ
リシリコン膜８を形成した後、前記ポリシリコン膜８を
配線パターンと同じパターンにエッチングし、その後ア
ルミニウム膜１０を形成した後、前記アルミニウム膜１
０をエッチングし配線パターンを形成する。 【効果】アルミニウム膜１０を反応性ガスによりドライ
エッチングしたも、アルミニウム膜１０とポリシリコン
膜８との共晶により発生するシリコン析出物がない為、
残渣１１が発生しない。従って、アルミニウム膜１０の
形成温度が高くできる為、配線としての耐エレクトロマ
イグレーション性の向上や、アルミニウム膜１０のヒロ
ック低減が可能となる為、パッシベーション膜のピンホ
ール発生率が低減し、信頼性が向上する。
及びポリシリコン膜８を積層する構造を有する場合，ポ
リシリコン膜８を形成した後、前記ポリシリコン膜８を
配線パターンと同じパターンにエッチングし、その後ア
ルミニウム膜１０を形成した後、前記アルミニウム膜１
０をエッチングし配線パターンを形成する。 【効果】アルミニウム膜１０を反応性ガスによりドライ
エッチングしたも、アルミニウム膜１０とポリシリコン
膜８との共晶により発生するシリコン析出物がない為、
残渣１１が発生しない。従って、アルミニウム膜１０の
形成温度が高くできる為、配線としての耐エレクトロマ
イグレーション性の向上や、アルミニウム膜１０のヒロ
ック低減が可能となる為、パッシベーション膜のピンホ
ール発生率が低減し、信頼性が向上する。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置の製造方法
に係わり、特に、半導体装置の配線の形成方法に関す
る。
に係わり、特に、半導体装置の配線の形成方法に関す
る。
【０００２】
【従来の技術】従来この種の配線形成方法は、図５乃至
図７の製造方法の工程フローに示す様に、ポリシリコン
膜８を形成した後、そのままアルミニウム膜１０を形成
し、アルミニウム膜１０とポリシリコン膜８との積層膜
を同時にエッチングして配線パターンを形成していた。
図７の製造方法の工程フローに示す様に、ポリシリコン
膜８を形成した後、そのままアルミニウム膜１０を形成
し、アルミニウム膜１０とポリシリコン膜８との積層膜
を同時にエッチングして配線パターンを形成していた。
【０００３】すなわち、半導体ウェーハ１上にフィール
ド配線膜となる熱酸化膜２を形成し、素子領域にはゲー
ト酸化膜５を介してゲート電極６を形成し、これらをマ
スクとして、ソース，ドレインとなる拡散層４を形成す
る。側面酸化膜７を形成した後、これら酸化膜２，７上
にＣＶＤ酸化膜３を被着する（図５（ａ））。次に、全
体に薄いポリシリコン膜８を形成し（図５（ｂ））、そ
の上にアルミニウム膜１０を堆積する（図５（ｃ））。
次に、フォトレジスト９を塗布し（図６（ａ））、所定
のフォトレジストパターン９を形成し（図６（ｂ））、
これをマスクとしてアルミニウム膜１０及びポリシリコ
ン膜８をパターニングする（図６（ｃ））。そしてフォ
トレジストパターン９を除去する（図７）。
ド配線膜となる熱酸化膜２を形成し、素子領域にはゲー
ト酸化膜５を介してゲート電極６を形成し、これらをマ
スクとして、ソース，ドレインとなる拡散層４を形成す
る。側面酸化膜７を形成した後、これら酸化膜２，７上
にＣＶＤ酸化膜３を被着する（図５（ａ））。次に、全
体に薄いポリシリコン膜８を形成し（図５（ｂ））、そ
の上にアルミニウム膜１０を堆積する（図５（ｃ））。
次に、フォトレジスト９を塗布し（図６（ａ））、所定
のフォトレジストパターン９を形成し（図６（ｂ））、
これをマスクとしてアルミニウム膜１０及びポリシリコ
ン膜８をパターニングする（図６（ｃ））。そしてフォ
トレジストパターン９を除去する（図７）。
【０００４】
【発明が解決しようとする課題】上述した従来の半導体
装置の配線形成方法では、配線としてアルミニウム膜が
残るパターン以外にもポリシリコン膜を形成している。
その為、アルミニウム膜及びポリシリコン膜の積層膜を
反応性ガスを用いてドライエッチングする場合、アルミ
ニウム膜の形成温度が高く、下地ポリシリコン膜との共
晶が多くなると、エッチングしきれないシリコンの析出
物１１が残渣として残るといえ問題があった（図６
（ｃ），図７）。
装置の配線形成方法では、配線としてアルミニウム膜が
残るパターン以外にもポリシリコン膜を形成している。
その為、アルミニウム膜及びポリシリコン膜の積層膜を
反応性ガスを用いてドライエッチングする場合、アルミ
ニウム膜の形成温度が高く、下地ポリシリコン膜との共
晶が多くなると、エッチングしきれないシリコンの析出
物１１が残渣として残るといえ問題があった（図６
（ｃ），図７）。
【０００５】
【課題を解決するための手段】本発明は、配線としてア
ルミニウム膜及びポリシリコン膜を積層する構造を有す
る半導体装置の製造方法に於いて、半導体ウェーハ上に
ポリシリコン膜を形成した後、前記ポリシリコン膜を配
線パターンと同じパターンにエッチングし、その後アル
ミニウム膜を形成している。
ルミニウム膜及びポリシリコン膜を積層する構造を有す
る半導体装置の製造方法に於いて、半導体ウェーハ上に
ポリシリコン膜を形成した後、前記ポリシリコン膜を配
線パターンと同じパターンにエッチングし、その後アル
ミニウム膜を形成している。
【０００６】
【実施例】次に本発明について図面を参照して説明す
る。図１乃至図４は本発明の一実施例の製造方法の工程
フローである。本実施例を工程毎に説明する。尚、図１
乃至図４において、図５乃至図７と同じ機能のところは
同じ符号で示している。
る。図１乃至図４は本発明の一実施例の製造方法の工程
フローである。本実施例を工程毎に説明する。尚、図１
乃至図４において、図５乃至図７と同じ機能のところは
同じ符号で示している。
【０００７】まず、半導体装置の配線形成工程前まで完
成している半導体ウェーハ１（図１（ａ））の上にポリ
シリコン膜８を形成し（図１（ｂ））、その上にフォト
レジスト９を塗布し（図１（ｃ））露光してパターン９
を形成する（図２（ａ））。その後、そのフォトレジス
トパターンをマスクとしてポリシリコン膜８だけをエッ
チングし（図２（ｂ））、フォトレジスト９を選択的に
除去する（図２（ｃ））。次に、アルミニウム膜１０を
全体に形成し（図３（ａ））、その上にフォトレジスト
９を塗布し（図３（ｂ））露光して、再び、図２
（ａ），（ｂ）のフォトレジストパターン９を同じ形状
のフォトレジストパターン９を形成する（図３
（ｃ））。その後、このフォトレジストパターン９をマ
スクとして用いてアルミニウム膜１０を選択的に除去し
てアルミニウム配線パターン１０を形成し（図４
（ａ））、最後にフォトレジストパターン９を除去する
（図４（ｂ））。
成している半導体ウェーハ１（図１（ａ））の上にポリ
シリコン膜８を形成し（図１（ｂ））、その上にフォト
レジスト９を塗布し（図１（ｃ））露光してパターン９
を形成する（図２（ａ））。その後、そのフォトレジス
トパターンをマスクとしてポリシリコン膜８だけをエッ
チングし（図２（ｂ））、フォトレジスト９を選択的に
除去する（図２（ｃ））。次に、アルミニウム膜１０を
全体に形成し（図３（ａ））、その上にフォトレジスト
９を塗布し（図３（ｂ））露光して、再び、図２
（ａ），（ｂ）のフォトレジストパターン９を同じ形状
のフォトレジストパターン９を形成する（図３
（ｃ））。その後、このフォトレジストパターン９をマ
スクとして用いてアルミニウム膜１０を選択的に除去し
てアルミニウム配線パターン１０を形成し（図４
（ａ））、最後にフォトレジストパターン９を除去する
（図４（ｂ））。
【０００８】
【発明の効果】以上説明した様に本発明は、配線パター
ン以外のポリシリコン膜をアルミニウム膜形成前にエッ
チングしている。この場合アルミニウム膜を反応性ガス
を用いてドライエッチングンしても、アルミニウム膜と
ポリシリコン膜との共晶する事により発生するシリコン
析出物がない為、残渣がでない。従って、アルミニウム
膜形成温度を高くする事が出来る為、１つは、アルミニ
ウム膜の下地段差被覆度を向上し、配線抵抗を低減し、
耐エレクトロマイグレーション性が向上する。１つは、
アルミニウム膜の結晶粒子が大きくなり、アルミニウム
膜と下地とのオーミックコンタクトをとる為の熱処理時
（冷却時）のアルミニウム膜にかかる応力緩和を少なく
でき、その結果、この応力緩和として発生するアルミニ
ウム膜のヒロックが低減し、パッシベーション膜のピン
ポールに対する信頼性が向上するという２つの効果があ
る。さらに、アルミニウム膜のドライエッチン条件に於
いて、残渣ない為エッチンう形状を重視した微細加工に
対してマージンが大きくなるという効果もある。
ン以外のポリシリコン膜をアルミニウム膜形成前にエッ
チングしている。この場合アルミニウム膜を反応性ガス
を用いてドライエッチングンしても、アルミニウム膜と
ポリシリコン膜との共晶する事により発生するシリコン
析出物がない為、残渣がでない。従って、アルミニウム
膜形成温度を高くする事が出来る為、１つは、アルミニ
ウム膜の下地段差被覆度を向上し、配線抵抗を低減し、
耐エレクトロマイグレーション性が向上する。１つは、
アルミニウム膜の結晶粒子が大きくなり、アルミニウム
膜と下地とのオーミックコンタクトをとる為の熱処理時
（冷却時）のアルミニウム膜にかかる応力緩和を少なく
でき、その結果、この応力緩和として発生するアルミニ
ウム膜のヒロックが低減し、パッシベーション膜のピン
ポールに対する信頼性が向上するという２つの効果があ
る。さらに、アルミニウム膜のドライエッチン条件に於
いて、残渣ない為エッチンう形状を重視した微細加工に
対してマージンが大きくなるという効果もある。
【図１】本発明の一実施例の製造方法を工程順に示す断
面図。
面図。
【図２】本発明の一実施例の製造方法を工程順に示す断
面図。
面図。
【図３】本発明の一実施例の製造方法を工程順に示す断
面図。
面図。
【図４】本発明の一実施例の製造方法を工程順に示す断
面図。
面図。
【図５】従来技術の製造方法を工程順に示す断面図。
【図６】従来技術の製造方法を工程順に示す断面図。
【図７】従来技術の製造方法を工程順に示す断面図。
１ 半導体ウェーハ ２ 熱酸化膜 ３ ＣＶＤ酸化膜 ４ 拡散層 ５ ゲート酸化膜 ６ ゲート電極 ７ 側面酸化膜 ８ ポリシリコン膜 ９ フォトレジスト １０ アルミニウム膜 １１ 残渣
Claims (1)
- 【請求項１】 配線としてアルミニウム膜及びその下に
ポリシリコン膜を積層する構造を有する半導体装置の製
造方法に於いて、半導体ウェーハ上にポリシリコン膜を
形成した後、前記ポリシリコン膜を配線パターンと同じ
パターンにエッチングし、その後アルミニウ膜を形成し
た後、前記アルミニウム膜をエッチングして配線パター
ンを形成する事を特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2983892A JPH05226336A (ja) | 1992-02-18 | 1992-02-18 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2983892A JPH05226336A (ja) | 1992-02-18 | 1992-02-18 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05226336A true JPH05226336A (ja) | 1993-09-03 |
Family
ID=12287161
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2983892A Withdrawn JPH05226336A (ja) | 1992-02-18 | 1992-02-18 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05226336A (ja) |
-
1992
- 1992-02-18 JP JP2983892A patent/JPH05226336A/ja not_active Withdrawn
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH035058B2 (ja) | ||
| JPH05275373A (ja) | 化合物半導体装置の製造方法 | |
| JPH05226336A (ja) | 半導体装置の製造方法 | |
| JPS6286715A (ja) | 半導体装置の製造方法 | |
| JPH09293727A (ja) | 半導体装置の製造方法 | |
| JP2518100B2 (ja) | 半導体装置の製造方法 | |
| JPS6059737A (ja) | 半導体装置の製造方法 | |
| US20050136664A1 (en) | Novel process for improved hot carrier injection | |
| JPH09181077A (ja) | 半導体装置およびその製造方法 | |
| JPS63102340A (ja) | 半導体装置の製造方法 | |
| KR0137813B1 (ko) | 모스 트랜지스터(mosfet)의 금속 배선 형성 방법 | |
| JPH0497523A (ja) | 半導体装置の製造方法 | |
| JP3038873B2 (ja) | 半導体装置の製造方法 | |
| JPH02170431A (ja) | 半導体装置の製造方法 | |
| JPS5928358A (ja) | 半導体装置の製造方法 | |
| JPS6038872B2 (ja) | 半導体装置の製造方法 | |
| JPH0298960A (ja) | 半導体装置の製造方法 | |
| JPH0287621A (ja) | 半導体装置の製造方法 | |
| JPH01298744A (ja) | 半導体装置の製造方法 | |
| JPS5994457A (ja) | 半導体装置 | |
| JPS60154539A (ja) | アルミ配線の形成方法 | |
| JPH04280455A (ja) | 半導体装置の製造方法 | |
| JPH03138940A (ja) | 半導体装置の製造方法 | |
| JPH04258124A (ja) | 半導体装置の製造方法 | |
| JPS6059738A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990518 |