JPH0120749B2

JPH0120749B2 -

Info

Publication number: JPH0120749B2
Application number: JP54081346A
Authority: JP
Inventors: Kunihiro Okada; Takeshi Endo; Shigeru Yabuchi; Takakazu Funo; Kazuyuki Kodama; Yasutaka Shibuya
Original assignee: Hitachi Denshi KK; Hitachi Ltd
Current assignee: Hitachi Denshi KK; Hitachi Ltd
Priority date: 1979-06-29
Filing date: 1979-06-29
Publication date: 1989-04-18
Also published as: US4360884A; JPS566294A; CA1147877A

Description

【発明の詳細な説明】本発明は、多数の図形情報を表示可能にした図
形表示装置に関するものである。

順次走査型の表示装置で図形の表示を行う図形
表示装置として、従来、計算機からドツト情報を
出力して１画面分のフレームメモリに記憶し、こ
のフレームメモリにより走査変換を行い表示する
ものが知られているが、計算機から出力されるデ
ータが多くなるので、計算機の負担が大きく、処
理速度が遅くなるばかりか、フレームメモリの容
量が大きくなつてしまうという欠点があつた。

計算機の負担を軽くするために、計算機から
は、図形を構成するベクトルの始点、終点情報等
のみを出力し、その情報に基づいて、ベクトルま
たは図形単位で設けた発生器で対応するベクトル
または図形を発生させ、それらの出力を計算機の
指示で選択してフレームメモリに記憶し、表示す
るものが考えられているが、このようなもので
は、表示すべき図形が多くなると、それだけベク
トル発生器も多く必要とし、実用的でなかつた。

本発明の目的は、非常に簡単な構成で、多数の
図形を表示可能にした図形表示装置を提供するこ
とにある。

このような目的を達成するために、本発明では
表示図形を、特定数のベクトルで囲まれる基本図
形の組み合わせで構成し、フレーム毎に、各フレ
ーム内の各基本図形の各ベクトルの始点、終点座
標および勾配情報を２つの情報メモリに交互に記
憶し、かつ、それらの内容をフレーム毎に交互に
取出し、ある任意の水平走査線の走査に先立つ
て、各基本図形単位で、各ベクトルがその水平走
査線上にあるかどうかを探し、この水平走査線上
にあるベクトルにそのベクトルに対応する勾配情
報を加算し、その加算結果でメモリの内容を更新
するとともに、その加算結果をアドレスとして、
１水平走査線の画素数に応じた容量を有する２つ
のラインメモリに特定データを水平走査線毎に交
互に書き込み、かつこのラインメモリの内容を水
平走査線毎に交互に読み出して表示を行うように
したことに特徴がある。

以下、本発明の実施例を図面により詳細に説明
する。

第１図は本発明による図形表示装置の全体構成
を示すものである。

図において、デイジタル計算機等からなる処理
装置１では、図形表示のための初期データをフレ
ーム毎に作成し、バツフアメモリ２および３に各
フレーム内の各基本図形の各ベクトルの始点、終
点座標および勾配情報を交互に記憶する。セレク
タ４では、バツフアメモリ２または３に記憶され
た初期データを選択してベクトル発生部５に送
る。ベクトル発生器５では以下に詳細に述べるよ
うな処理を行い、その結果をインタフエース６を
通してラインメモリ７に送り、さらに、ラインメ
モリ７の出力により色づけ回路８において表示図
形に色づけを行い、モニタ９により図形を表示す
る。そして、これらの回路の制御をタイミング制
御回路１０により行う。

第２図は本発明による図形表示のためのベクト
ルを示すものである。

第２図ａのようなベクトルを順次走査により
表示するものとし、そのベクトルの始点と終点
の値をそれぞれ（H_P、V_P）と（H_P′、V_P′）とす
る。こゝで、H_P、H_P′は水平走査方向の座標、
V_P、V_P′は垂直走査方向の座標である。いま、垂
直走査の方向を図の下から上とすると、ベクトル
Ｖは、下からの水平走査線の数がV_Pになつた時
からV_P′に達するまでの間、対応する水平走査線
の位置でビームを光らせることによつて得られ
る。また、ベクトルの傾き、すなわち、隣接す
る水平走査線上でのビーム位置の変化量ΔHは次
の(1)式のようになり、 ΔH＝H_P′−H_P／V_P′−V_P …(1) それぞれの水平走査線上のビーム位置は１水平
走査線毎にΔHずつ変化することになる。

このようなベクトルを使用することにより、第
２図ｂ〜ｄに示すような平面図形が表示できる。
すなわち、ベクトル、、、を輪郭とする
図形内を塗りつぶすことにより平面図形を表示で
きることになる。第２図ｂ〜ｄの内、第２図ｂは
図形の下端Ｐから上端Ｑまでの間を、それぞれ２
つのベクトル、および、で結ぶもので、
この場合を基本図形とする。また、第２図ｃおよ
びｄは、下端Ｐと上端Ｑとの間を、３つのベクト
ル、、または、、と１つのベクトル
Ｅまたはとでそれぞれ結ぶもので、これらの場
合を変形図形とする。

このように平面図形の輪郭を表わす各ベクトル
における始点、終点座標H_P、V_P、H_P′、V_P′およ
び勾配ΔHを第１図の処理装置１で求め、バツフ
アメモリ２および３に格納する。

第３図は第１図のバツフアメモリ２，３、セレ
クタ４およびベクトル発生部５に相当する部分の
具体的構成の一例を示すものである。

第１図のベクトル発生部５では、複数の平面図
形の表示に関する演算を時間順次的に直列に行う
とともに、それらの演算を並列的に行つている
が、いま、１つの平面図形を表示するための演算
単位をブロツク、複数のブロツクからなる群をグ
ループと呼ぶと、ブロツク単位で順次直列に演算
が実行され、グループ単位で並列に演算が実行さ
れる。第３図は第１図の一部の具体的構成の一例
を示すもので、それぞれが32ブロツクからなる４
つのグループの演算を行うものとする。すなわ
ち、１フレーム内の各図形情報は32ブロツクを１
グループとする４グループに分けられ演算され
る。１ブロツクとは前述のように１つの平面図形
を表示するための演算単位であるから、結局、本
実施例では各グループで32個の平面図形を表示す
るための演算が直列的に行われ、この直列的な演
算が４グループで並列的に行われる。従つて、本
実施例では最大32×４＝128個の平面図形を１画
面に表示することができる。

第３図において、１１は処理装置１内のインタ
フエース回路、２１〜２７は第１図のバツフアメ
モリ２に、３１〜３７は同図のバツフアメモリに
含まれるメモリであり、それぞれ１フレーム分の
図形表示に必要な情報が記憶される。２１および
３１はそれぞれ１フレーム内の各基本図形の各ベ
クトルの始点、終点座標を記憶するバツフアメモ
リ、２２〜２５および３２〜３５は対応するグル
ープの各ベクトルの勾配情報ΔHを記憶するバツ
フアメモリ、２６および３６は各ベクトルの勾配
情報ΔHを始点座標H_Pに加算するための加算点を
記憶するバツフアメモリ、２７および３７は各ブ
ロツクの平面図形のプライオリイテイＰと、モニ
タ指定、色指定のための選択情報Ｇ、Ｌとを含む
出力制御情報を記憶するバツフアメモリ、４１〜
４７は対になつているバツフアメモリの一方を選
択するセレクタ、５１〜５４は各グループ対応に
設けられたベクトル発生部、５５および５６はそ
れぞれ最初バツフアメモリ２１または３１からの
始点および終点の座標を記憶し、その後、各種の
演算を行つている途中経過を記憶するワーキング
メモリ、５７はワーキングメモリ５５および５６
の内容に応じて所定の演算を行う演算部を示す。
なお、ワーキングメモリ５５，５６および演算部
５７は各グループ対応のベクトル発生部５１〜５
４毎に設けられている。また、第３図では、第１
図のタイミング制御回路１０からの制御信号につ
いては図示されていない。

２つのバツフアメモリ（例えば２１および３
１）は対になつており、一方のバツフアメモリ
（例えば２１）が処理装置１からインタフエース
回路１１、セレクタ（例えば４１−１）を通して
データを受信している時には他方のバツフアメモ
リ（例えば３１）の内容をセレクタ（例えば４１
−２）を通してベクトル発生部５に入力するよう
になつており、これらの関係はフレーム毎に切り
換えられる。しかし、処理装置１からの送信が１
フレーム時間内に終了しないような場合あるいは
静止画の表示を行うような場合には、このような
切り換えを行わない。

このようにして、処理装置１において、表示す
る全ての図形に対するデータ処理が終了し、その
データをバツフアメモリ２または３に転送し終つ
た場合および、ベクトル発生のためのバツフアメ
モリのエリアが物理的になくなつた場合には、そ
れぞれの送信終了信号TAおよびTBを処理装置
１からバツフアメモリ２７または３７に設定する
とともに、第１図のタイミング制御回路１０に送
る。タイミング制御回路１０では、送信終了信号
TAを受けとると、次の垂直同期信号が発生した
時に、処理装置１に対する割り込み信号IPを発
生させるとともに、バツフアメモリの書き込み、
読み出しの切り替えを行う信号RDMを発生す
る。また、タイミング制御回路１０において、送
信終了信号TBを受けると、以後バツフアメモリ
の書き込みを禁止する信号ROURを発生し、さ
らに、次の垂直同期信号に同期して、処理装置１
に対する割り込み信号IPの発生とバツフアメモ
リの切り替えを行う信号RDMの発生を行う。

一方、読み出しモードにあるバツフアメモリの
内、バツフアメモリ２１または３１に記憶された
１フレーム内の各基本図形の各ベクトルの始点お
よび終点情報を垂直帰線期間中に各グループ対応
のベクトル発生部５１〜５４内のメモリ５５およ
び５６に転送する。各ベクトル発生部の演算部５
７では、メモリ５５および５６の内容を用いてブ
ロツク単位に演算を行いベクトル座標データを発
生させ、平面図形を作成するためのラインメモリ
７（第１図）へそのデータを送出する。

第４図は本発明によるベクトル発生部５の演算
動作を説明するためのタイミングチヤートを示す
もので、モニタへの複合同期信号CBLANKに対
応する演算タイミングを示す。なお、このモニタ
は飛び越し走査を行うものとする。

第４図に示すモニタの複合同期信号CBLANK
の内の垂直同期信号を反転した信号すなわち垂直
駆動VDの立上りで第３図のバツフアメモリ２お
よび３の切換えを行い、垂直帰線期間を示す信号
TRが発生されている期間中、バツフアメモリ２
または３の内容をグループ対応のベクトル発生部
内のメモリ５５，５６に格納する。次に、１フイ
ールド目の２番目の水平走査信号に同期した演算
開始用制御信号RUNFを発生させ、その信号に
より、４つのグループに対応するベクトル発生部
５１〜５４のそれぞれの演算部５７で同時に演算
を開始する。

前にも述べたように、１つの平面図形を表示す
るために必要な演算単位を１ブロツクと呼び、複
数のブロツクからなる群を１グループと呼んでい
るが、いま、前述したように１グループが32ブロ
ツクからなつているとすると、１水平走査期間
に、タイミングTGで示すように、32のブロツク
Ｂ０〜Ｂ３１の演算が順次直列的に行われる。す
なわち、各グループにおいて１水平走査期間内に
32の平面図形を表示するための演算が行われる。
前述したように、４グループからなつているとす
ると、４×32＝128個の平面図形の表示のための
演算が行われることになる。このようにして、１
水平走査期間中の全てのブロツクの演算が終了す
ると、一旦信号RUNFを停止し、次の水平走査
期間に、最初のブロツクから演算を開始する。

１ブロツクの演算は、さらにタイミングTBの
ように７つの演算部分BP，CP，DP，EP，AP，
FP，GPに分けられ、さらに、各演算部分は、タ
イミングTTに示すように、４つのタイミング期
間Ｔ０〜Ｔ３に分けられる。

なお、第４図２Ｆは飛び越し走査の２フイール
ド目を示すフイールド信号で、後述する特殊な演
算に使用される。第４図に示すタイミングはタイ
ミング制御回路によつて制御される。

次に、上述した演算部分BP，CP，EP，AP，
FP，GPの演算内容について以下に詳細に説明す
る。

本発明の実施例においては、第２図ｂ〜ｄに示
すような四角形を表示図形単位とすることに特徴
がある。すなわち、四角形を囲む４つのベクトル
を発生させ、それによつて囲まれた部分を平面図
形として表示する。この場合、順次走査型のモニ
タを使用しているので、傾きのない水平方向のベ
クトルは表示する必要がなく、傾きのない正四角
形の場合最低２本のベクトルで四角形を表示でき
る。

このように四角形を基本図形とすることによ
り、三角形の図形は４つのベクトルの内の１つが
零の状態として表示でき、五角形以上の多角形の
図形は四角形または三角形の組み合わせとして表
示できることになる。

上述した演算部分BP，CP，DPおよびEPで
は、それぞれ第２図に示すベクトル、、お
よびの始点から終点までの間に現在の走査点が
入つているかどうかを定める演算を行い、演算部
分APでは走査点が平面図形の表示範囲の終点に
達したかどうかを定める演算を行う。また、演算
部分FPおよびGPでは現在走査中の水平走査線上
のベクトル位置を求めるための演算を行うもの
で、第２図ｂの場合は、ベクトル、および
Ｅ、の各水平走査線上での位置をそれぞれ演算
部分FPおよびGPで求め、第２図ｃの場合は、ベ
クトル、、およびの位置をそれぞれ演算
部分FPおよびGPで求め、第２図ｄの場合は、ベ
クトルおよび、、の位置をそれぞれ演算
部分FPおよびGPで求める。なお、第２図ｃ，ｄ
に示すような変形図形に対する演算を行う場合に
は、それぞれの演算部分FPおよびGPでどのベク
トルの位置を演算するかを示すために、後述する
変形演算指示情報を使用する。

第５図は第３図のベクトル発生部５１〜５４の
１グループに対応する部分の具体的構成の１例を
示すものである。

第３図のバツフアメモリ２１または３１に記憶
されている各ベクトルの始点および終点座標を垂
直帰線期間中に入力ゲート５００を介して、それ
ぞれメモリ５０１および５０２に送り、そこに順
次格納すると同時に、メモリ５０１の内容の下位
ビツトを表わすメモリ５０３に零を格納する。具
体的には、バツフアメモリ内のベクトルの始点情
報を入力ゲート５００を介して一旦ラツチ５０４
に保存し、そのラツチ５０４の出力を加算器５０
５を介してメモリ５０１に加える。この時、加算
器５０５の一方の端子Ｂおよびキヤリ入力端子
CIには全ビツト“１”の信号が加えられている
ので、メモリ５０１にはバツフアメモリのデータ
がそのまゝ格納される。また、バツフアメモリ内
のベクトルの終点情報を入力ゲート５００を介し
て一旦ラツチ５０６に保存し、その出力を加算器
５０７を通してメモリ５０２に加える。この時、
加算器５０７の一方の端子Ｂおよびキヤリ入力端
子（図示省略）には全ビツト“１”の信号が加わ
つているため、上述したと同様に、メモリ５０２
にはバツフアメモリのデータがそのまゝ格納され
る。また、これらの動作期間中、ラツチ５０８を
クリアし、加算器５０９の一方の端子Ｂおよびキ
ヤリ入力端子（図示省略）には全ビツト“１”の
信号が加わつているため、メモリ５０３の内容は
零になる。入力ゲート５００の出力とメモリ５０
１および５０２の出力との合流点はトライステー
ト出力構成となつており、いずれか一方の出力が
使用状態にある時、他方の出力は無視されるよう
制御される。

演算部分BP，CP，DP，EPでは、ラツチ５０
４，５０６，５０８、加算器５０５，５０７，５
０９によつて後述するような演算を行い、その結
果SZ、RZを出力する。また、ゼロ検出器５１０
では、加算器５０７の出力が零であるかどうかを
示す信号Ｚ０を出力する。そして、それらの出力
を、演算の順序を表わす信号ELMに応じてレジ
スタフアイル５１１に格納し、また、読み出す。
一方、レジスタフアイル５１２では、１平面図形
の表示に必要なベクトルの勾配ΔHを表わす信号
YCを第３図のバツフアメモリ２２〜２５または
３２〜３５から入力して格納する。演算部分FP
およびGPにおいてシフタ５１３ではレジスタフ
アイル５１１から読み出された演算結果および、
第３図のバツフアメモリ２６または３６からの、
勾配の加算点を表わすスケール信号SCLに基づい
て、レジスタフアイル５１２中の勾配信号YCを
シフトし、その結果を加算器５０５，５０９およ
びセレクタ５１４の端子Ｂに入力する。この場
合、セレクタ５１４の端子Ｂには勾配信号を１ビ
ツト下位にシフトした状態で加え、1/2ΔHに相
当する信号を加えている。加算器５０５，５０９
では、この勾配信号とメモリ５０１，５０３に記
憶されている座標値とを加算し、その結果をメモ
リ５０１，５０３に再び格納する。セレクタ５１
４では、２フイールド目を表わす信号２Ｆによ
り、１フイールド目の走査中は全ビツト“０”信
号を出力し、２フイールド目の走査中はシフタ５
１３の信号を出力する。加算器５１５では、水平
走査線上のベクトル位置の上位ビツトおよび下位
ビツトを示すメモリ５０１および５０３の出力
と、セレクタ５１４の出力とを加算して、その結
果を出力レジスタ５１６にセツトする。一方、レ
ジスタフアイル５１１に格納されている演算結果
Ｚ０に対応する信号ADZをもレジスタ５１６に
セツトし、対応するグループのタイミングで、こ
のレジスタ５１６から出力信号OYを得る。

なお、メモリ５０１，５０２，５０３の書き込
み、読み出しアドレスは信号DARによつて決定
される。

以下、各演算部分でのさらに具体的な動作を、
以下に示す実施例により詳細に説明する。

第６図〜第９図は第５図の各部の具体的構成の
一例を示すもので、第６図は第５図の入力ゲート
５００、メモリ５０１，５０２、ラツチ５０４，
５０６、加算器５０５，５０７、ゼロ検出器５１
０に相当する部分を、第７図は第５図のレジスタ
フアイル５１１に相当する部分を、第８図は第５
図のレジスタフアイル５１２、シフタ５１３に相
当する部分を、第９図は第５図のメモリ５０３、
ラツチ５０８、加算器５０９、セレクタ５１４、
加算器５１５、出力レジスタ５１６に相当する部
分をそれぞれ示している。

第１０図は第６図〜第９図の回路の動作を説明
するためのタイミングチヤートを示すもので、以
下、このタイミングチヤートを参照しながら各演
算部分BP，CP，DP，EP，AP，FP，GPでの演
算の方法について詳細に説明する。

演算に必要な情報は予め処理装置１により所定
のバツフアメモリ２または３にセツトされ、また
演算に必要なタイミングはタイミング制御回路１
０によつて得られる。また、バツフアメモリ２ま
たは３に設定するデータは、モニタの表示画面の
下端および左端を−１、上端および右端を＋１と
して規準化した２進数で表わされている。

第３図のバツフアメモリ２１または３１の内容
は、各ベクトルの始点座標を格納するメモリ部
YSと、終点座標を格納するメモリ部YRとから
なつている。また、具体的には、第１１図に示す
ように、メモリ部YSは、１つの平面図形演算単
位すなわちブロツク単位に、それぞれベクトル
〜の始点の水平走査線に対応するデータ（以
下、セツト側データという。）YSB〜YSEと、図
形の始点の水平走査線に対応するデータYSAと、
図形の始点の水平走査線上の位置を定めるデータ
（以下、初期値という。）YFおよびYGとを有し
ており、メモリ部YRは、ブロツク単位に、ベク
トル〜のそれぞれの終点の水平走査線に対応
するデータ（以下、リセツト側データという。）
YRB〜YREと、図形の終点の水平走査線に対応
するデータYRAとを有している。なお、第２図
ｂ〜ｄに示すように、初期値が１つしかない時
は、データYFおよびYGに同一のデータを書き
込む。

通常の走査型モニタでは１フイールドの水平走
査数の数は256以下なので、データYSB〜YSAは
後述する検出ビツトを含めて９ビツトで構成でき
るが、水平走査線上の位置を1/1000単位で区別す
るとすればデータYFおよびYGはそれぞれ10ビ
ツト必要になる。そこで、本例では、メモリ部
YSのデータを10ビツト、メモリ部YRのデータ
を９ビツトとしている。また、メモリ部YSのデ
ータYSC，YSDの印で示す最上位ビツトは、前
述した変形演算指示情報で、図形が第２図ｂの時
“０”、第２図ｃ，ｄの時“１”を表わすビツトで
ある。また、データYSB〜YSAの第２ビツト目
およびデータYRB〜YRAの最上位ビツトには
“０”がセツトされており、後述するセツト側デ
ータの検出ビツトに使用される。

このように構成されたデータYSB〜YSAおよ
びYRB〜YRAは前述したように−１〜＋１の範
囲の値で表わされているが、これを、０〜＋２の
範囲に＋１だけシフトするために、バツフアメモ
リ２または３の内容をベクトル発生部５のワーキ
ングメモリに転送時に、データYSB〜YSAの第
３ビツト目およびデータYRB〜YRRの第２ビツ
ト目の符号を反転する。このようにデータ変換を
行うことにより、以下に述べるように演算の簡略
化が計られる。

例えば、セツト側データが−0.5であると、こ
れはベクトルの発生をモニタ表示面で下端から1/
４の点から行つたことに相当する。いま、水平走
査線数を256本とすると、セツト側データは２進
数で0011000000と表わされる。この第３ビツトを
反転すると0001000000となるので１水平走査毎に
0000000001を差し引くと64水平走査で負の値（第
２ビツトが“１”になる。）になり、これを検出
することにより、ベクトル発生のタイミングがわ
かる。但し、垂直走査は画面の下から上の方向へ
行つているものとする。

同様に、セツト側データが＋0.5の場合、その
第３ビツトを反転して0011000000となり、192水
平走査で第２ビツトが“１”になる。

バツフアメモリ２または３の内容をベクトル発
生部５のメモリ５０１，５０２に格納するために
は、第４図に示す垂直帰線期間信号TRを用い
る。すなわち、信号TRが“１”になると、第６
図に示すように、バツフアメモリからのデータＹ
０〜Ｙ９を入力ゲート５００を介してラツチ５０
４および５０６に入力し、ロード信号LDにより、
そこに一時保存する。一方、信号TRが“１”の
時、第８図のシフト部５２０の端子INHに加え
られる信号により、そのシフト部５２０から
“１”の出力DY０〜DY１７が得られ、その内の
出力DY０〜DY９が加算器５０５に入力され、
また、そのキヤリ入力端子CIの入力も“１”で
あるので、ラツチ５０４，５０６の出力はメモリ
５０１，５０２にそのまゝ伝えられる。バツフア
メモリからのデータがメモリ部YS側のデータで
ある時は、信号SSによりメモリ５０１を選択し、
データがメモリ部YR側のデータである時は、信
号SRによりメモリ５０２を選択し、書き込み信
号WYによりデータを選択されたメモリに格納す
る。なお、第６図においては図示されていない
が、各メモリ５０１，５０２にはアドレス信号
ADRが印加されており、それぞれ指定されたア
ドレスへのデータの読み書きがなされる。

また、第９図において、信号TRが“１”にな
ると、ラツチ５０８がクリアされ、加算器５０９
の端子CIのキヤリ入力が“１”となり、出力DY
１０〜DY１７も全て“１”となつているので、
書き込み信号WYによりメモリ５０３には零が格
納される。この図でも、メモリ５０３にはアドレ
ス信号ADRが印加されており、同様にしてデー
タの読み書きがなされる。

次に、第２番目の水平走査線の期間になると、
第４図、第１０図に示すような演算期間信号
RUNFが発生され、それによつて各ブロツクに
おける各演算部分BP〜GPの演算がなされる。

まず、演算部分BPのタイミングＴ０では、第
１０図に示すクリア信号CLにより、第７図に示
すラツチ５２１，５２２およびフリツプフロツプ
５２３をクリアし、メモリ５０１〜５０３のアド
レスが確定した後のタイミングＴ２では、第１０
図に示すロード信号LDにより、第６図のラツチ
５０４，５０６にメモリ５０１，５０２のデータ
YSB，YRBを読み出し、一時保存する。このラ
ツチの出力を加算器５０５，５０７の一方の入力
端子に印加するが、この時、加算器５０５，５０
７の他方の入力端子の信号は後述するように全て
“１”となつており、キヤリ入力端子CIの信号は
“０”になつているので、加算器５０５，５０７
において、データYSB，YRBから１水平走査線
分に相当する値、すなわち1/256を差し引いたこ
とになる。そして、その結果を、タイミングＴ３
における書き込み信号WYによりメモリ５０１，
５０２に格納する。同時に、加算器５０５および
５０７の出力のそれぞれの２ビツト目および最上
位ビツト（検出ビツト）の信号を取り出すことに
より、ベクトルの始点に到達したことを示す信号
SZと、ベクトルの終点に到達したことを示す信
号RZを得、信号RZの否定値と信号SZの論理積を
第７図に示すナンド回路５２４によつて求め、そ
の結果をラツチ５２１，５２２の端子Ｇ２および
フリツプフロツプ５２３の端子ＪおよびＫに印加
する。このナンド回路５２４の出力が“０”の
時、ベクトルが発生している期間であるので、
ベクトル発生のために必要なデータが取り込み可
能であることを示していることになる。

また、メモリ５０２の出力が全て“０”である
ことを示す零検出用ノア回路５１０の出力Ｚ０を
ラツチ５２１，５２２の端子１Ｄに、さらに、デ
ータが格納されたことを示す固定信号をラツチ５
２１，５２２の入力端子２Ｄに加える。さらに、
信号Ｅ１，Ｅ２をラツチ５２１，５２２の端子３
Ｄ，４Ｄに加える。この信号Ｅ１，Ｅ２の組み合
わせは、現在演算中のものはどのベクトルである
かを示している。

一方、第７図のデコーダ５２５には、演算順序
を示す信号ELM（第５図）に相当する信号Ｅ０〜
Ｅ２と、メモリ５０１の最上位ビツトに相当する
変形演算指示情報CBとが入力されており、これ
らの信号の組み合わせによりラツチ５２１および
５２２のいずれか一方を選択する。すなわち、信
号Ｅ０〜Ｅ２は第１０図に示すように、それぞれ
の演算部分毎に異なる値を有しており、その値と
表示すべき図形が変形図形であるかを表わす情報
CBとの組み合わせにより、第１２図の図表に示
すように、ラツチ５２１（RF１）および５２２
（RF２）のいずれか一方を選択する信号を出力す
る。また、Ｅ０〜Ｅ２がいずれも“１”の時、す
なわち演算部分APには、タイミングＴ３での信
号WYによりフリツプフロツプ５２３（FF）を
起動し、ナンド回路５２４の出力をその中に取り
込む。上述した演算部分BPにおいては、変形演
算指示情報CBの如何に拘わらず、ラツチ５２１
（RF１）が選択され、そのラツチに演算部分BP
での演算結果が格納される。演算部分CP，DP，
EPにおいても前述した演算部分BPの演算と同様
に演算がなされ、その結果が、デコーダ５２５で
指示されたラツチ５２１または５２２に格納され
る。

上述した演算によつて、ベクトルの始点から終
点までの間を示す信号、言い換えれば、現在の水
平走査線がベクトルの始点および終点の間に入つ
ているかどうかを示す信号RENと、どのベクト
ルを発生させるかを示す信号、言い換えれば、現
在の走査線が横切るベクトルの番号を示す信号
RA，RBと、表示範囲を示す信号、すなわち、
現在の走査線が対応する図形の範囲内にあるかど
うかを示す信号ADZと、信号RA，RBで示され
るベクトルの最終点を示す信号、すなわち、現在
の走査線がベクトルの最終点に達したことを示す
信号RCLとを得ることができる。

次に、演算部分FPおよびGPでのベクトル発生
のための処理について以下に述べる。

ベクトル発生のためには、ベクトルの開始点の
水平走査線上の位置すなわち初期値を示すデータ
YF，YGとベクトルの勾配を示すデータとが必
要である。この内、初期値データYF，YGは前
述したように垂直帰線期間中にバツフアメモリか
らメモリ５０１に転送されている。また、勾配を
示すデータは、仮数部YCと、YCのベクトルの初
期値に対する重みを示すスケール信号SCLとから
なり、次に述べるように、演算部分FP，GPに達
するまでの間にバツフアメモリから第８図のレジ
スタフアイル５２６，５１２に格納される。

すなわち、各グループ毎に４個ずつのタイミン
グ信号GWを発生させ、そのタイミング信号と、
各タイミング毎のアドレス信号WA，WBとによ
り、レジスタフアイル５２６および５１２のそれ
ぞれの０番地〜３番地迄に、信号YCとSCLとを
書き込む。具体的には、演算部分BP〜EPの演算
結果に基づく、ベクトルを発生するデータをそれ
ぞれ０〜３番地に書き込む。このようにして、演
算APが終了するまでに、該当するブロツクの勾
配信号を各グループともレジスタフアイル５２
６，５１２に転送終了する。

このようにして書き込まれた信号YC，SCLを
次のようにして読み出す。すなわち、演算部分
FPでは、第１０図に示す信号FNとによりラ
ツチ５２１の内容を読み出し、信号RA，RB，
RENを得、レジスタフアイル５２６および５１
２に印加して、先に書き込まれたデータを信号
FGとにより読み出す。また、演算部分GPでは、
第１０図に示す信号GNとによりラツチ５２
２の出力RA，RB，RENを読み出し、その信号
をレジスタフアイル５２６および５１２に入力し
て、信号FGを使用して、先に書込まれたデータ
を読み出す。

演算部分FP，GPでは、制御信号FGに基づい
てスケーラ５２０において、レジスタフアイル５
１２から読み出された信号YCの値を、レジスタ
フアイル５２５から読み出されたスケール信号
SCLにより下位にシフトし、そのシフト出力DY
０〜DY１７を加算器５０５，５０９に印加し、
メモリ５０１，５０３から読み出された水平走査
線上の位置を示す信号に加算して、その加算結果
を再びメモリ５０１，５０３へ格納する。すなわ
ち、演算部分では、現在走査中の水平走査線上の
ベクトルの位置に勾配信号を付加して、新しい位
庁座標を得る。

なお、演算部分FP，GP以外の時には、信号
FGによりスケーラ５２０からは全部“１”の出
力DY０〜DY１７が得られることは前述した通
りである。

このようにして、あるブロツクの演算が終了す
ると次のブロツクの演算に移り、前述したよう
に、演算部分BP〜GPの処理を順次行い、このよ
うな処理を１グループに相当するブロツク数、例
えば32ブロツクだけ実行する。このような１グル
ープの演算処理は１水平期間中にすべて終了す
る。また、４つのグループの処理は前述したよう
に並列に行われる。

本発明の実施例では、飛び越し走査を行う順次
走査形のカラーモニタを使用して表示を行うが、
この場合の表示方法について以下詳細に説明す
る。

上述した飛び越し走査では、１フレームを２フ
イールドで構成し、１フイールド目の走査線の間
に２フイールド目の走査線を埋め込んで行き、そ
れで１画面を構成している。

第１３図はこの飛び越し走査を説明するための
図で、２フイールド目の水平走査線２FDが１フ
イールド目の同じ番号の水平走査線と次の水平走
査線との間にくるものとする。

１フイールド目の始点の水平走査線上のベクト
ル位置すなわち初期値Y₀は、１回の演算後、す
なわち、１水平走査後にΔY変化し、次の水平走
査線上のベクトルの位置はａ点になり、さらに次
の走査線上のベクトルの位置はｂ点となる。一
方、２フイールド目のベクトルの始点走査線上の
初期値は１フイールド目と同じ値なので、上述し
たと同じ演算を行うと、１および２水平走査線の
ベクトルの位置はa″およびb″となり、この場合に
は飛び越し走査の意味がない。そこで、２フイー
ルド目のベクトルのみ、その前の１フイールド目
のベクトルの位置に、そのフイールド目とその前
の１フイールド目のベクトル位置の差の1/2を加
算した点a′，b′に表示するようにする。

このように、２フイールド目の走査線のベクト
ルをそれを挾む１フイールド目の走査線のベクト
ル位置の中間点に表示すると、第１４図に示すよ
うな不都合が生ずる。

第１４図は、ベクトルの変化する点を示すもの
で、最初のベクトルの１フイールド目の終了点を
Ａ、その２フイールド目の終了点をＢとすると、
次のベクトルは、これらの点ＡおよびＢを開始点
として変化する。したがつて、次のベクトルの１
フイールド目はA′点となるが、２フイールド目
は、１フイールド目のＡ点からA′点への変化分
の1/2をＢ点に加算したB′点となるので、実際に
表示される図形には、斜線のような凹凸が生ず
る。

そこで、本発明の実施例では、ベクトルの表示
と、ベクトルの走査線上の位置を求める演算をそ
れぞれ別個のものとして扱うことにより上述した
問題をなくしたことに特徴がある。すなわち、１
フイールド目、２フイールド目において上述した
ようなベクトルの走査線上の位置を求める演算を
行うと、その演算結果は、破線丸印で示すように
同じ位置（これをY_iとする。）にある。一方、演
算を行う前のベクトルの走査線上の位置は実線丸
印で示すように、Y_iに対してΔYだけ少ない位置
（これをY_i-1とする。）にある。そこで、表示する
に際しては、現時点の演算結果はそのまゝ記憶し
ておき、１フイールド目のベクトル表示には１つ
前の演算結果Y_i-1をそのまゝ使用し、２フイール
ド目のベクトル表示にはその値Y_i-1に1/2ΔYを加
えたものを使用する。それによつて、１フイール
ド目の表示は実線丸印のようになり、２フイール
ド目の表示は実線×印のようになり、第１３図の
ような問題点はなくなる。

このような動作を第９図により説明する。

第９図において、フイールド信号２Ｆ（第４図
に示す。）により、セレクタ５１４では１フイー
ルド目の間Ａ側入力を選んでいるのでその出力は
“０”となつているが、２フイールド目になると、
シフタ５１３からの信号DY（シフト部５２０の
出力）の1/2（１ビツトだけシフトしてセレクタ
５１４に入力することによつて得られる。）を出
力し、加算器５１５に入力して、そこで、Y_i-1＋
１／２ΔYの演算を行う。

また、第１のベクトルの最終点Ａを示すデータ
はメモリ５０１と５０３に分けて保存されている
ので、第２のベクトルに移る際に、メモリ５０
１，５０３の内容をそのまゝにしておくと、メモ
リ５０３のキヤリ出力の出るタイミングが１フイ
ールド目と２フイールド目では異なつて表示図形
に不自然さを与えることになるので、ベクトルの
終点を示す信号RCLによりメモリ５０３の内容
を零にしておく。

加算器５１５からは、前述したようにY_i-1また
はY_i-1＋1/2ΔYが出力されるが、その出力と信号
ADZとを、信号FNとGNの“０”の時で、かつ、
信号WYのタイミングＴ３で出力レジスタ５１６
に格納する。そして、各グループ単位の信号RF，
RGにより、出力レジスタ５１６の内容を読み出
し、グループ単位で順次第１図のインタフエース
６を通してラインメモリ７に送る。

第１６図は第３図のバツフアメモリ２７または
３７に記憶されている出力制御情報の内容を示す
もので、各グループのブロツク単位の情報Ｇ、
Ｌ、Ｄからなる。この内、情報Ｇはモニタの指定
を行う情報で、多数のモニタの内の１つを選択す
るための情報である。情報Ｌはカラーの指定を行
う情報で、各モニタに表示するカラーの色を選択
するためのものである。また、情報Ｐはプライオ
リテイを指定する情報で、異なつたプライオリテ
イを有する図形が重なつた場合に、プライオリテ
イの高い図形のみを表示するものである。このプ
ライオリテイ情報Ｐは、全てが“０”である時は
図形の送り終りを示す送信終了信号TAとなり、
全てが“１”である時は、記憶すべきメモリの容
量がないことを示す送信終了信号TBとなる。

第１７図は第１図のインタフエース６部分の具
体的構成の一例を示すもので、６００はクロツク
信号CPをカウントするカウンタ、６０１は出力
制御情報PGLをデコードするデコーダ、６０２
〜６０５はセレクタである。

このような構成において、ベクトル発生部５の
出力OYを後述するラインメモリ７の書き込みア
ドレスに利用し、クロツク信号CPをカウントす
るカウンタ６００の出力をラインメモリの読み出
しアドレスとして使用するために、それらの出力
をセレクタ６０２，６０３に印加し、水平走査線
毎に“１”、“０”を繰り返すセレクト信号
SELLINにより、それらの出力を切り替え出力
し、アドレス信号１ADRおよび２ADRを得る。

また、バツフアメモリからの出力制御情報
PGLをデコーダ６０１でデコードした結果をセ
レクタ６０４および６０５に印加し、同じくセレ
クト信号SELLINにより切り替え出力し、セレク
タ６０４，６０５の出力信号１CS，２CSにより
ラインメモリの選択を行う。セレクト信号
SELLINが“１”の時、アドレス出力１ADRと
して演算結果OYを選択し、特定のラインメモリ
のアドレス出力１ADRに対応する側に演算結果
OYの書き込みを行うために、アドレス出力１
ADRが印加されているラインメモリ側に入力す
る信号１CSとして、出力制御情報PGLをデコー
ドした信号を選んでいる。また、アドレス出力２
ADRとしてカウンタ６００の出力を選択し、全
てのラインメモリのアドレス出力２ADR印加側
から情報を読み出すために、アドレス出力２
ADRが印加されているラインメモリ側に入力す
る信号２CSとして、全“１”信号を選んでいる。

第１８図は第１図のラインメモリ７部分の具体
的構成の一例を示すもので、図に示すラインメモ
リは１つのモニタにおける各プライオリテイの各
色毎に設けられている。

各ラインメモリは２面のラインメモリ部を有
し、それぞれのラインメモリ部は１水平走査線の
絵素の数に相当するビツト容量を有し、水平走査
線の絵素位置をメモリのアドレスに対応させてな
り、ある水平走査期間中に、ベクトル発生部の演
算結果として得られた水平走査線上のビーム位置
すなわちベクトル位置に対応するアドレスデー
タ、すなわち、信号“１”を記録しておき、これ
を次の水平走査期間に順次読み出すようになつて
いる。要するに、ある水平走査期間中に、一方の
ラインメモリ部が現在走査中の水平走査線上のベ
クトル位置を読み出している間に、他方のライン
メモリ部では、次に走査される水平走査線のベク
トル位置を書き込んでおり、これらの動作を１水
平走査期間毎に切り替えるようになつている。例
えば、水平走査線の絵素の数が1000個すなわち、
水平方向の分解能が1000本であるとすれば、1K
ワードのラインメモリ部が２組必要になる。

図において、７００および７０１はフリツプフ
ロツプ、７０２〜７０５および７０６〜７０９
は、例えば、256ビツトの容量を有するランダム
アクセスメモリ（以下、RAMという。）、７１０
〜７１３および７１４〜７１７はトライステート
ゲート、７１８および７１９はセレクタ、７２０
および７２１は直−並列変換用のシフトレジス
タ、７２２はＴフリツプフロツプを示す。なお、
RAM７０２〜７０５および７０６〜７０９でそ
れぞれラインメモリ部を構成している。また、各
RAMは通常読み出し状態にあり、書き込み信号
１LINCP，２LINCPにより書き込み状態になる
ように構成されている。

まず、一方のラインメモリ部、例えば、RAM
７０２〜７０５側へ書き込む動作につき、第１０
図のタイミングを参照しながら説明する。

ある水平走査期間になると、第１７図に示すよ
うに、セレクト信号SELLINにより、出力制御信
号PGLをデコードした結果をセレクタ６０４で
選び、それをラインメモリ選択用の信号１CSと
しているので、出力制御信号PGLで指定された
ラインメモリが選択され、また、このセレクト信
号SELLINで、演算結果OYをセレクタ６０２に
より選択してアドレス信号１ADRとして出力し
ている。また、第１０図の信号CLと同期した信
号１CLにより、フリツプフロツプ７００をクリ
アし、続いて送られるタイミング信号CPLINDO
（第１０図に示す。）により、フリツプフロツプ７
００のＤ端子のデータをそれに取り込む。この
時、アドレス信号１ADRによつて、トライステ
ートゲート７１０〜７１３の内の１つのみが選択
され、選択されたRAMの読み出し出力がフリツ
プフロツプ７００のＤ端子に入力されているの
で、もし、アドレス信号１ADRで指定された
RAM７０２〜７０５のアドレスに“１”が書き
込まれていると、Ｄ端子には“０”が入力され、
フリツプフロツプ７００の出力は“０”となる。
また、指定されたRAM７０２〜７０５のアドレ
スの内容が“０”であれば、フリツプフロツプ７
００の出力は“１”となる。次に、第１０図に示
す書き込み信号WLINCPに同期した信号１
LINCPがRAM７０２〜７０５に印加されると、
アドレス信号１ADRで指定された特定RAMのア
ドレスにフリツプフロツプ７００の出力データを
書き込む。すなわち、アドレス信号１ADRで指
定されたRAMのアドレスに既に“１”が書き込
んであれば、それを“０”に書き替え、“０”で
ある時に“１”を書き込むようになつている。

このようにするのは次の理由による。

すなわち、後述するように、ラインメモリ部か
ら読み出されたデータをＴフリツプフロツプ７２
２に入力し、２つのベクトルの間をぬりつぶした
ような平面図形を作成しているが、例えば、第２
図ｂに示す図形のＰ点またはＱ点のように２つの
ベクトルの位置が一致したような場合、または、
プライオリテイが同じで、同じ色の図形が重なつ
ているような場合には、フリツプフロツプ７２２
はセツト状態を続けることになり、このまゝの状
態では、表示画面に１本の線が表われてしまう。
そこで、上述した例では、このように、１水平走
査線上に１個だけしかベクトル位置がないような
場合には、書き込まれている“１”を“０”にし
てその部分を除いてしまうようにした。

次に、他方のラインメモリ部、例えば、RAM
７０６〜７０９に書き込まれているデータを読み
出す動作につき、第１９図のタイミングチヤート
を参照して詳細に説明する。

なお、第１９図において、HSYNCは水平同期
信号、SELLINは各水平期間毎に交互に出力され
るセレクト信号、LBHSYNは水平同期信号の後
縁で発生する信号、SELSRは所定期間毎に交互
に出力されるセレクト信号、SR１CPおよびSR
２CPはそれぞれシフトレジスタ７２０および７
２１の内容をシフトするシフト信号、SR１LDお
よびSR２LDはそれぞれシフトレジスタ７２０お
よび７２１にデータを取り込むロード信号、
ELINCPは消去信号を示す。

ある水平走査期間においてRAM７０２〜７０
５が書き込み状態にあり、RAM７０６〜７０９
が読み出し状態にある場合、第１７図に示すよう
に、セレクト信号SELLINにより、クロツク信号
CPをカウンタ６００でカウントした結果をセレ
クタ６０３にて選択し、それをアドレス信号２
ADRとして出力する一方、全“１”の信号をセ
レクタ６０５により選択して信号２CSとして出
力する。それによつて、すべてのラインメモリを
選択し、それぞれのラインメモリに、カウンタ６
００で順次指定される、−512〜＋512迄のアドレ
ス信号を印加し、各RAM７０６〜７０９の対応
するアドレスの内容を同時に読み出し、セレクタ
７１８に入力する。この時、セレクタ７１８はセ
レクト信号SELLINによりRAM７０６〜７０９
の出力を選択するようになつているので、選択さ
れた信号が、ロード信号SR１LDおよびSR２LD
により交互にシフトレジスタ７２０および７２１
に格納され、その内容がシフト信号SR１CPおよ
びSR２CPによりシフトされて、直列信号となつ
てセレクタ７１９に入力され、セレクト信号
SELSRにより交互に選択されてフリツプフロツ
プ７２２に入力される。このフリツプフロツプで
は、セレクタ７１９の出力毎にその状態を反転し
て行き、その出力OUTとして平面図形を得る。
すなわち、セレクタ７１９の出力は輪郭図形を示
していることになり、それをＴフリツプフロツプ
７２２に印加することにより、平面図形を得るこ
とができる。なお、フリツプフロツプ７２２は水
平同期信号の後縁で発生される信号LBHSYNC
によりクリアされる。

また、読み出しの行われたラインメモリ部は次
の書き込みに備えてクリアしておく必要があるの
で、第１７図のカウンタ６００が更新する前にメ
モリに“０”を書き込んでおく。

具体的には、RAM７０６〜７０９の読み出し
に際しては、トライステートゲート７１４〜７１
７は開かれていないので、フリツプフロツプ７０
１はリセツト状態を続け、その出力は“０”とな
つているので、消去信号ELINCPに同期した信号
２LINCPにより、読み出しの行われたアドレス
に“０”が書き込まれる。

次の走査期間では、セレクト信号SELLINが反
転して、RAM７０２〜７０５で読み出しが、７
０６〜７０９で書き込みが行われる。

このようにして得られた出力OUTは第１図の
色づけ回路８に送られ、そこで色づけ処理が行わ
れる。

第２０図は色づけ回路部分の概略的構成の一例
を示すもので、８００はプライオリテイエンコー
ダ、８０１はメモリ、８０２〜８０４はＤ／Ａ変
換器である。

この色づけ回路８には、各プライオリテイの色
毎に設けられたラインメモリからの信号OUT１
〜OUTnが入力されており、それらはプライオリ
テイエンコーダ８００に入力されて、プライオリ
テイの高いラインメモリの出力が選択されてメモ
リ８０１にアドレスとして印加される。このメモ
リ８０１には、表示すべきＲ、Ｇ、Ｂの色信号が
記憶されており、プライオリテイエンコーダ８０
０の出力をアドレスとして入力すると、対応する
色信号が出力され、それらは、Ｄ／Ａ変換器８０
２〜８０４を通してモニタ９に印加される。

したがつて、モニタ９では、図形の重なり部分
において、プライオリテイの高い方の図形を表示
できることになり、混色として表示されるのを防
止できる。

第２１図は第１図のタイミング制御回路１０の
具体的構成の一例を示すものである。

図において、１０００はクロツク発生器、１０
０１は同期信号発生器、１００２および１００３
はフリツプフロツプ、１００４〜１００７はカウ
ンタ、１００８はリードオンリメモリ（ROM）、
１００９〜１０１１はセレクタ、１０１２はワン
シヨツトマルチバイブレータ、１０１３はＴフリ
ツプフロツプ、１０１４はインバータ、１０１５
〜１０１８はアンドゲート、１０１９はノアゲー
ト、１０２０はオアゲートを示す。

このような構成において、クロツク発生器１０
００において、第１７図のカウンタ６００に入力
されるクロツク信号CPを発生するとともに、同
期信号発生器１００１、カウンタ１００４，１０
０７に入力されるクロツク信号を発生する。同期
信号発生器１００１では、クリア信号CLを発生
し、そのまゝの信号をクリア信号１CLとして出
力する一方、その信号をインバータ１０１４で反
転してクリア信号２CLを出力する。また、発生
器１００１から垂直同期信号を反転した垂直駆動
信号VDと２フイールド目の走査を示す信号２Ｆ
とを出力し、アンドゲート１０１５でこれらの出
力の論理積をとる。それによつて、アンドゲート
１０１５からは２フイールド目の走査期間中
“１”の信号が得られる。さらに、発生器１００
１から各水平同期信号の後縁で立上る信号
LBHSYNCを発生する。

フリツプフロツプ１００２は信号VDでセツト
されるようになつており、それにより第４図に示
す信号TRを出力する。

カウンタ１００４はクロツク発生器１０００か
らのクロツクを計数し、その結果をROM１００
８のアドレス信号として印加し、対応する種々の
タイミング信号をROMから読み出す。

また、データ信号Ｄ１〜Ｄ３、書き込みクロツ
ク信号WRCPおよびクリア信号DCLは第１図の
処理装置から入力される信号で、データ信号Ｄ１
〜Ｄ３が全“０”および全“１”の時は前述した
送信終了信号TAおよびTBに対応している。ま
た、信号WRCPは処理装置１のデータをバツフ
アメモリ２または３に記憶するためのクロツク信
号である。

いま、処理装置１から送信終了信号TAまたは
TBが送出され、同時に、書き込みクロツク信号
WRCPが送出されていると、フリツプフロツプ
１００３がセツトされる。なお、信号TBにより
バツフアメモリ書き込み禁止信号POVRを発生
する。フリツプフロツプ１００３がセツトされた
後、２フイールド目の走査期間に入るとアンドゲ
ート１０１８を開き、ワンシヨツトマルチバイブ
レータ１０１２から一定巾の割り込み信号IPを
発生させ、処理装置１に送る。また、アンドゲー
ト１０１８の出力によりＴフリツプフロツプ１０
１３をセツトまたはリセツトする。そのフリツプ
フロツプ１０１３の出力を、第１図のバツフアメ
モリ２，３の切り替え信号RDMとする。

カウンタ１００５は書き込みクロツク信号
WRCPをカウントし、その出力をセレクタ１０
１０，１０１１で選択して、アドレス信号１
MADR，２MADRとして出力することにより、
データをバツフアメモリ２または３に書き込むた
めのメモリアドレスを指定する。アドレス信号１
MADRは２面バツフアメモリ２，３の一方のア
ドレスを、アドレス信号２MADRはバツフアメ
モリ２，３の他方のアドレスを指定する。カウン
タ１００７はクロツク発生器１０００からのクロ
ツクをカウントし、カウンタ１００６はROMか
ら読み出されたタイミング信号をカウントし、そ
れらのカウンタの計数結果を、信号TRに応動す
るカウンタ１００９で選択、すなわち、TR＝１
の時、Ｂ入力を選択、TR＝０の時Ａ入力を選択
し、アドレス信号ADRとして出力することによ
り、カウンタ１００７の出力でバツフアメモリ
２，３からベクトル発生部内のワーキングメモリ
への転送を行う時のアドレスを指定し、カウンタ
１００６の出力でベクトル発生部内での演算時の
アドレスを指定する。また、セレクタ１０１０，
１０１１ではＴフリツプフロツプ１０１３の出力
Ｑが“０”である時、セレクタ１０１０および１
０１１はそれぞれＡ入力を選び、出力Ｑが“１”
である時、それぞれＢ入力を選定するようになつ
ている。したがつて、例えば、フリツプフロツプ
１００２の出力Ｑが“０”である時、アドレス信
号１MADRが印加されているバツフアメモリで
は処理装置１からのデータをカウンタ１００５に
より書き込んでおり、アドレス信号２MADRが
印加されているバツフアメモリでは、垂直ブラン
キング期間中（TR＝１）に、カウンタ１００７
によりデータをバツフアメモリからワーキングメ
モリに転送し、垂直ブランキング期間経過後は、
カウンタ１００６により演算時のワーキングメモ
リのアドレス指定を行うようになつている。ま
た、フリツプフロツプ１００２の出力Ｑが１にな
ると、前述したとは逆に、アドレス信号２
MADRが印加されているバツフアメモリでデー
タの書き込みが行われることになる。

なお、フリツプフロツプ１００２はカウンタ１
００７のキヤリ出力CRによりリセツトされるこ
とになる。

上述した如く本発明によれば、フレーム毎に、
各フレーム内の各基本図形の各ベクトルの始点、
終点座標および勾配情報を２つの情報メモリに交
互に記憶し、それらの内容をフレーム毎に交互に
読み出しており、各情報メモリへは１フレーム期
間中にCPU等で処理したデータを全て格納する
ことができ、しかもベクトル情報で格納するので
記憶容量も小さいのでよく、格納できる情報量が
大巾に増加できる。また、演算結果に基づく表示
情報を水平走査線毎に２つのラインメモリに交互
に記憶し、かつそれらの内容を水平走査毎に交互
に読み出すようにしたので、ベクトル情報の表示
情報への変換は、１水平走査線期間中に処理すれ
ばよく、大量の情報を処理することができ、非常
に複雑でかつ大量の図形でもリアルタイムで表示
できる。

なお、上述した実施例は１例に過ぎず、本発明
の主旨に従つて種々の変形をとり得ることは言う
までもない。

【図面の簡単な説明】

第１図は本発明による図形表示装置の全体構成
のブロツク図、第２図は本発明による図形表示の
基本の説明図、第３図は第１図のバツフアメモ
リ、セレクタ、ベクトル発生部の具体的構成の一
例を示すブロツク図、第４図はベクトル発生部の
演算動作の基本を説明するタイミングチヤート、
第５図は第３図のベクトル発生部の一部の具体的
構成の一例を示すブロツク図、第６図〜第９図は
第５図の各部の具体的構成の一例を示す回路図、
第１０図は第６図〜第９図の動作を説明するタイ
ミングチヤート、第１１図はバツフアメモリの記
憶内容を示す図、第１２図はラツチおよびフリツ
プフロツプの選択状態を説明する説明図、第１３
図〜第１５図は飛び越し走査における問題点の説
明図、第１６図は出力制御情報の構成図、第１７
図は第１図のインタフエース部分の具体的構成の
一例のブロツク図、第１８図は第１図のラインメ
モリ部分の具体的構成の一例のブロツク図、第１
９図は第１０図の読み出し動作を説明するタイミ
ングチヤート、第２０図は第１図の色づけ回路の
具体的構成の一例のブロツク図、第２１図は第１
図のタイミング制御回路の具体的構成の一例のブ
ロツク図を示す。１……処理装置、２，３……バツフアメモリ、
５……ベクトル発生器、７……ラインメモリ、９
……モニタ。

Claims

【特許請求の範囲】１それぞれ特定数のベクトルで囲まれた基本図
形を複数個組み合わせて構成される画面を順次走
査型の表示手段に表示する図形表示装置におい
て、フレーム単位でフレーム内の各基本図形の各
ベクトルの始点および終点座標ならびに各基本図
形の各ベクトルの勾配情報をそれぞれ記憶するた
めの第１および第２の情報メモリと、上記第１お
よび第２の情報メモリのうちの一方から情報を読
み出しているときには、他方への書き込みをフレ
ーム毎に交互に行なう手段と、上記第１または第
２の情報メモリから読み出された情報が基本図形
単位でグループ分けされ、その一つのグループに
含まれる上記情報に基づき、任意の水平走査線に
先立つて、各基本図形単位でこのグループ内の基
本図形の各ベクトルが上記水平走査線上にあるか
どうかを検出し、ある場合は上記水平走査線より
一つ前の水平走査線上にあるベクトル位置に、こ
のベクトルに対応する勾配情報を加算する複数個
の演算手段と、１水平走査線の画素数に応じた容
量を有し、上記演算手段からの加算結果に対応す
るアドレスに特定データを記憶するための第１お
よび第２のラインメモリと、該第１および第２の
ラインメモリのうちの一方の、現在走査中の水平
走査線の位置に対応するアドレスから順次データ
を読み出しているときに、他方のラインメモリへ
上記特定データの書き込みを水平走査線毎に交互
に行なう手段とからなり、上記ラインメモリから
読み出した情報に基づいて上記表示手段に上記画
面を表示することを特徴とする図形表示装置。２上記基本図形を囲むベクトルの数を４個とす
ることを特徴とする特許請求の範囲第１項記載の
図形表示装置。