JP3885262B2 - テクスチャマップ上の複数画素を混合する方法及び、これを用いた複数画素混合回路と画像処理装置 - Google Patents
テクスチャマップ上の複数画素を混合する方法及び、これを用いた複数画素混合回路と画像処理装置 Download PDFInfo
- Publication number
- JP3885262B2 JP3885262B2 JP33682396A JP33682396A JP3885262B2 JP 3885262 B2 JP3885262 B2 JP 3885262B2 JP 33682396 A JP33682396 A JP 33682396A JP 33682396 A JP33682396 A JP 33682396A JP 3885262 B2 JP3885262 B2 JP 3885262B2
- Authority
- JP
- Japan
- Prior art keywords
- pixels
- transparent
- pixel
- texture
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T11/00—2D [Two Dimensional] image generation
- G06T11/001—Texturing; Colouring; Generation of texture or colour
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2340/00—Aspects of display data processing
- G09G2340/10—Mixing of images, i.e. displayed pixel being the result of an operation, e.g. adding, on the corresponding input pixels
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Image Generation (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、テクスチャマップ上の複数画素を混合する方法及び、これを用いた複数画素混合回路と画像処理装置に関する。
【０００２】
【従来の技術】
近年、コンピュータグラフィック技術を用い、仮想３次元空間内に配置された物体を複数のポリゴンで画像表示する画像処理装置が普及している。更に、表示される物体をより現実に近いものとすべく研究開発が進められている。
【０００３】
かかるコンピュータグラフィック技術において、表示される物体の表面の細部はテクスチャと呼ばれる。該当ポリゴンを構成するポリゴンの画素（ピクセル）毎にテクスチャデータをテクスチャマップから読み出し貼り付けることにより、物体の表面に色肌、材質感等が形成される。
【０００４】
図８、図９は、かかるテクスチャデータの貼り付けを説明する図である。即ち、図８は、ＣＲＴディスプレー等の表示装置に表示するために、二次元座標平面に展開され、フレームバッファに格納されたポリゴンの一例である。
【０００５】
図示されるかかるポリゴンＰは、３頂点Ａ、Ｂ、Ｃを有し、それぞれの頂点は貼り付けられるテクスチャデータを格納するテクスチャマップ上のＸ、Ｙ２軸の座標を頂点データとして有する。
【０００６】
例えば、頂点Ａの画素に貼り付けられるテクスチャデータの格納位置として、図８に示されるように図９のテクスチャマップ上の座標データ（Ｔx0，Ｔy0）を有する。同様に、頂点Ｂは座標データ（Ｔx1，Ｔy1）を有し、頂点Ｃは座標データ（Ｔx2，Ｔy2）を有する。
【０００７】
更に、例えば頂点Ａと頂点Ｂの稜線上の点Ｄの画素に対しては、頂点Ａの座標データ（Ｔx0，Ｔy0）と頂点Ｂの座標データ（Ｔx1，Ｔy1）を線型もしくはパースペクティブ補間をして、図９に示されるように、テクスチャマップ上の座標Ｄのデータ（Ｔxi，Ｔyi）が求められる。
【０００８】
ポリゴンＰを構成する他の全ての画素に対しても、同様に線型もしくはパースペクティブ補間によりテクスチャマップ上の座標データが求められる。
【０００９】
一方、テクスチャマップは、物体のテクスチャ種類毎に例えば、物体が岩であれば岩肌を表現するデータ、木材であれば木肌等を表現するデータがマップ状に展開され、メモリ装置に格納される。即ち、一つの岩における岩肌、一本の樹の木肌等は、１つのデータで定義できるようには均一ではなく、また連続性を持って変化する。
【００１０】
従って、テクスチャマップは、岩肌、木肌等のテクスチャをＸ、Ｙ２軸座標平面に展開したものであり、Ｘ、Ｙ２軸座標位置を特定することにより、対応する特定位置の岩肌、木肌等のテクスチャが求められる。
【００１１】
ここで、図１０に示されるテクスチャマップの２軸平面とポリゴンの一画素との関係を考察する。図１０において、太線で囲われた領域７０は、ポリゴンを構成する１画素に対応してテクスチャマップの座標を指定した範囲である。領域７１〜７４は、テクスチャマップ上の複数の画素である。従って、この領域７０に対し、テクスチャマップから読み出されるテクスチャデータに基づきテクスチャが該当の画素に貼り付けられる。
【００１２】
しかし、上記のようにポリゴンを構成する１画素とテクスチャマップの画素とは必ずしも対応せず、ポリゴンを構成する１画素で指定される領域７０は、テクスチャマップの隣接する複数の画素に跨る。図１０の例では、領域７０は、テクスチャマップの隣接する４つの画素７１〜７４に跨って重なる。
【００１３】
このために、領域７０に対応するポリゴンを構成する１画素に対するテクスチャは、隣接する４つの画素７１〜７４のデータを領域７０の重なる面積に応じて混合して、対応するテクスチャデータを求めることが行われる。
【００１４】
しかし、ポリゴンの中には、一部に穴の開いた部分を表現するものがある。この開いた部分に対応するテクスチャデータは透明色となる。従って、かかる場合は、ポリゴンに対しテクスチャを貼り付ける際に混合されるテクスチャマップ上の当該ポリゴンに対応する複数の画素の中に、透明であるテクスチャ画素が存在することになる。
【００１５】
かかる場合は、混合に際し留意が必要である。なぜならば、透明色を隣接する画素に混合する場合は、色合いが異質になる恐れがあるからである。
【００１６】
ここで上記したように、面積に応じて複数画素のテクスチャデータを混合する場合、図１０でのテクスチャの画素７１〜７４の色をそれぞれ color0、 color1、 color2、 color3 とし、更に color1 が透明であるとする時、関係する面積に応じた寄与分から正規化した想定される計算式として数１または数２のように表わされる。
【００１７】
【数１】
【００１８】
または、
【００１９】
【数２】
color=color0(1-x)(1-y)+color1x(1-y)+color2(1-x)y+color3xy
即ち、数１では透明である color1 の画素７２のデータを除外して計算する。一方、数２は、透明である color1 の画素７２のデータも含めて計算している。
【００２０】
【発明が解決しようとする課題】
上記数１、数２のいずれの計算方法においても問題がある。前者の場合は透明である画素の色は、無視することが出来る。しかし、除算を行うために回路構成が複雑となる。
【００２１】
一方、後者の場合は、除算を行うための回路構成は必要でなくなるが、透明であるはずの画素７２の色が混合されてしまう。この場合、透明な画素７２にもテクスチャマップ上の隣接の画素の色と整合性を与える色を与えておくことが必要となり、データ処理上煩雑となる。
【００２２】
したがって、本発明の目的は、かかる問題を解決するために、テクスチャマップ上の透明である画素の色を混合しない回路構成であって、構成が簡易な複数画素混合方法及び回路を提供することにある。
【００２３】
更に本発明の目的は、上記の本発明に従う複数画素混合方法及び回路を用いた画像処理装置を提供することにある。
【００２４】
【課題を解決するための手段】
上記の本発明の課題を達成する複数画素混合方法の第１の構成は、ポリゴンを構成する画素に対応するテクスチャマップ上の複数画素を混合して、該ポリゴンを構成する画素に貼り付けるテクスチャデータを求める複数画素混合方法において、該テクスチャマップ上の複数画素の中に透明画素があるか否かを判断し、透明画素がない場合は、該テクスチャマップ上の複数画素を該ポリゴンを構成する画素が対応する割合に応じて混合し、該テクスチャマップ上の複数画素の一部が透明画素である場合は、該透明画素を他の隣接する透明でない画素で置き換え、更に、該テクスチャマップ上の複数画素の全てが透明画素である場合は、該テクスチャマップ上の複数画素を無視するようにする。
【００２５】
更に、本発明に従う複数画素混合方法の第２の構成は、ポリゴンを構成する画素に対応するテクスチャマップ上の複数画素を混合して、該ポリゴンを構成する画素に貼り付けるテクスチャデータを求める複数画素混合方法において、該テクスチャマップ上の一の行アドレス方向に隣接する第１の複数画素に透明画素があるか否かを判断し、該一の行アドレス方向に隣接する第１の複数画素に透明画素がない場合は、該第１の複数画素を該ポリゴンを構成する画素が対応する割合に応じて混合し、該一の行アドレス方向に隣接する第１の複数画素の一部の画素が透明画素である場合は、該透明画素を隣接する透明でない画素で置き換え、該一の行アドレス方向に隣接する第１の複数画素の全てが透明画素である場合は、該複数画素を無視する第１の工程と、
該テクスチャマップ上の該一の行に隣接する行アドレス方向に隣接する第２の複数画素に透明画素があるか否かを判断し、該一の行に隣接する行アドレス方向に隣接する第２の複数画素に透明画素がない場合は、該第２の複数画素を該ポリゴンを構成する画素が対応する割合に応じて混合し、該一の行に隣接する行アドレス方向に隣接する第２の複数画素の一部の画素が透明画素である場合は、該透明画素を隣接する透明でない画素で置き換え、該一の行に隣接する行アドレス方向に隣接する第２の複数画素の全てが透明画素である場合は、該第２の複数画素を無視する第２の工程と、
該第１の工程により得られる第１のテクスチャ画素データと該第２の工程により得られる第２のテクスチャ画素データを比較し、該第１、第２のテクスチャ画素データのいずれも透明でない場合は、該第１、第２のテクスチャ画素データを該ポリゴンを構成する画素が対応する割合に応じて混合し、該第１、第２のテクスチャ画素データのいずれかが透明である場合は、透明であるテクスチャ画素データを他方の透明でないテクスチャ画素データで置き換え、いずれも透明である場合は、該第１及び第２のテクスチャ画素データを無視する第３の工程を有する。
【００２６】
また、本発明に従う複数画素混合回路の第１の構成は、ポリゴンを構成する画素に対応するテクスチャマップ上の複数画素を混合して、該ポリゴンを構成する画素に貼り付けるテクスチャデータを求める複数画素混合回路において、テクスチャマップ上の隣接する複数画素を、該ポリゴンを構成する画素が対応する割合に応じて混合する補間演算回路と、該補間演算回路の出力及び、該隣接する複数画素と、該複数画素のそれぞれが透明であるか否かを示すフラグを選択信号として入力し、該選択信号により、該複数画素のいずれもが透明でない場合は、該補間演算回路の出力を有効とし、該複数画素のいずれかが透明である場合は、該複数画素の透明で無い画素を有効とし、該複数画素のいずれもが透明である場合は、出力を無効とする選択回路を有して構成される。
【００２７】
更にまた、本発明に従う複数画素混合回路の第２の構成は、第１の複数画素混合回路の構成において、更に、前記隣接する複数画素のアンド論理を出力するアンドゲートを有する。
【００２８】
更に、本発明に従う複数画素混合回路の第３の構成は、第２の構成の複数画素混合回路を３組有し、第１及び第２の組の複数画素混合回路の出力を、第３の組の複数画素混合回路の前記補間演算回路の２つの入力とする。
【００２９】
また、本発明に従う画像処理装置の第１の構成は、仮想３次元空間内に配置された物体を複数のポリゴンで構成して画像表示する画像処理装置において、Ｘ，Ｙ２軸で特定される複数の座標位置にテクスチャデータを格納するテクスチャマップを格納するメモリ装置と、該複数のポリゴンのそれぞれを構成するピクセル毎に、該テクスチャマップから読み出したテクスチャデータを貼り付けるテクスチャ貼り付け回路を有し、該テクスチャ貼り付け回路は、テクスチャマップ上の隣接する複数画素を、該ポリゴンを構成する画素が対応する割合に応じて混合する補間演算回路と、該補間演算回路の出力及び、該隣接する複数画素と、該複数画素のそれぞれが透明であるか否かを示すフラグを選択信号として入力し、該選択信号により、該複数画素のいずれもが透明でない場合は、該補間演算回路の出力を有効とし、該複数画素のいずれかが透明である場合は、該複数画素の透明で無い画素を有効とし、該複数画素のいずれもが透明である場合は、出力を無効とする選択回路を備えた複数画素混合回路を含む。
【００３０】
更に、本発明に従う画像処理装置の第２の構成は、第１の構成において、前記複数画素混合回路は、前記隣接する複数画素のアンド論理を出力するアンドゲートを有する。
【００３１】
また、本発明に従う画像処理装置の第３の構成は、第１の構成において、前記複数画素混合回路を３組有し、第１及び第２の組の複数画素混合回路の出力を、第３の組の複数画素混合回路の前記補間演算回路の２つの入力とする。
【００３２】
【発明の実施の形態】
以下本発明の実施の形態を図面に従い説明する。尚、図面において、同一または類似のものには、同一の参照番号または参照記号を付して説明する。
【００３３】
図１は、本発明の複数画素混合方法を用いた画像処理装置の構成ブロック図である。
【００３４】
図１において、ＣＰＵ１は、ポリゴンを使用した画像を処理するためのプログラムの実行を制御するものである。ＣＰＵ１にはプログラムの進行に伴いディスプレー装置１２上に表示するポリゴンの頂点データやレジスタセットファンクションを一次的に蓄えておくメモリであるデータバッファ２が接続されている。
【００３５】
このデータバッファ２には、前記データに従って、３次元空間内にポリゴンを配置し、これをディスプレー装置１２上に表示するために２次元座標系に変換するためのジオメトリ処理部３が接続されている。
【００３６】
更に、表示する各ポリゴンに対し、着色、シェーディング、テクスチャの貼り付けを行うレンダリング処理部１０が接続されている。レンダリング処理部１０の出力側には、フレームバッファ１１が接続され、表示される一画面分のデータが格納される。フレームバッファ１１にＣＲＴ等のディスプレー装置１２が接続され、フレームバッファ１１の内容が順次表示される。
【００３７】
ここで、上記ジオメトリ処理部３は、データバッファ２からプログラムの進行及び処理速度に対応して、ポリゴンの頂点データ（頂点座標、頂点カラー、テクスチャマップ座標、頂点透明度及び頂点の法線ベクトル等を有する）やレジスタセットファンクションを読み出す。
【００３８】
ジオメトリ処理部３は、頂点座標データに基づき３次元空間にポリゴンを配置し、３次元空間のどの領域まで表示対象とするかのビューポートの決定、法線ベクトルに基づき各頂点の輝度の計算等を行う。また、ビューポートよりはみ出すポリゴンの頂点除去即ち、クリッピングを行う。更に、ビューポートに配置されたポリゴンを所定の視点を基準に２次平面に投影して３次元から２次元への座標変換を行う。
【００３９】
２次元座標に座標変換されたポリゴンデータは、レンダリング処理部１０に送られる。レンダリング処理部１０は、塗り潰し回路４、テクスチャ貼り付け回路５、デプステスト回路７、ブレンディング回路９から構成されている。
【００４０】
塗り潰し回路４は、ポリゴンの各頂点で囲まれた範囲にある画素（ピクセル）の情報を計算し、他のレンダリング処理部１０内の各回路に渡す機能を有する。上記計算は、ポリゴンの各頂点間にあるピクセルの情報を対応の両頂点の情報を基に、例えば線型補間または、パースペクティブ補間等の補間を行うものである。先に図８において説明した頂点Ａ，Ｂの頂点データからピクセルＤのデータを求める如くである。
【００４１】
テクスチャ貼り付け回路５は、ピクセルに対応したテクスチャをテクスチャマップ６から読み出し、ピクセルのカラーを計算して求める回路である。ピクセルのカラーを計算して求める回路の構成に本発明の複数画素混合方法及び回路の構成が適用されている。
【００４２】
従って、かかる部分の方法及び回路構成については、本発明の実施例として後に詳細に説明する。
【００４３】
デプステスト回路７は、複数のポリゴンの前後関係を比較して、最も手前に配置されたポリゴンのデータをデプスバッファ８に記憶させる回路である。即ち、デプスバッファ８には、先に描いた図形（ポリゴン）のピクセルのＺ値が記憶されている。
【００４４】
そして、画面上の先に描かれたポリゴンと重なる位置に、新しくポリゴンを表示する場合、新しいポリゴンを構成する各ピクセルのＺ値と、デプスバッファ８から読み出される先に描かれたポリゴンのピクセルのＺ値とを比較する。比較の結果、新しいポリゴンのピクセルが手前の場合は、デプスバッファ８に当該ピクセルのＺ値が書き込まれる。
【００４５】
ブレンディング回路９は、フレームバッファ１１から読み込んだ、先に描かれているポリゴンのピクセルのカラー情報と、新しく処理するポリゴンのピクセルのカラー情報とを混合し、フレームバッファ１１に書き込む。このフレームバッファ１１の情報が１画面分ずつディスプレー装置１２に送られ表示される。
【００４６】
次に、上記のような構成の画像処理装置における本発明を適用した複数画素混合方法及び回路の実施例構成を説明する。
【００４７】
先に説明したように、ポリゴンを構成する１画素のテクスチャデータを求める場合、当該１画素のテクスチャマップ上の座標データ位置において、画素は面積を持つので、テクスチャマップの隣接する複数の画素と重なる。従って、テクスチャマップの隣接する複数の画素データを組み合わせて、当該ポリゴンを構成する１画素に対するテクスチャデータを生成することが行われる。
【００４８】
図２は、図１のテクスチャ貼り付け回路５に含まれる主機能回路としての画素混合回路５０と、テクスチャマップ６の詳細を示すブロック図である。
【００４９】
テクスチャマップ６は、テクスチャデータがポリゴン対応に展開格納されるメモリアレー６０、行アドレスデコーダ６１及び列アドレスデコーダ６２を有する。更に、テクスチャ貼り付け回路５には、テクスチャマップ６の行アドレスデコーダ６１及び列アドレスデコーダ６２にそれぞれ行アドレス、列アドレスを送るアドレスバッファ６３、６４を有する。
【００５０】
テクスチャ貼り付け回路５は、塗り潰し回路４から入力されるポリゴンの画素データからテクスチャマップ６の座標位置データを抜き出し、前記行アドレスデコーダ６１及び列アドレスデコーダ６２に送る。
【００５１】
メモリアレー６０は、テクスチャ貼り付け回路５から入力した４組の行アドレスと列アドレスにより対応する座標位置にある４画素７１〜７４のcolor0,color1,color2,color3 のデータを読み出し、複数画素混合回路５０に入力する。
【００５２】
更に、複数画素混合回路５０には、テクスチャ貼り付け回路５において求めたポリゴンの画素を特定する座標とテクスチャマップ６０の画素位置とのずれ（ｘ及びｙ）の値が入力される。
【００５３】
かかる複数画素混合回路５０における動作フローが図３〜図５に示される。
【００５４】
図１０に示す例を用い、テクスチャメモリの画素７１から７４のテクスチャ（カラー：color0, color1, color2, color3）を混合し、ポリゴンの画素７０に貼り付けるテクスチャデータ（カラー:color）を求める場合を考える。
【００５５】
図３において、一の行アドレス方向の隣接画素のうち透明画素の有無を判断する（ステップＳ１）。この判断の結果、隣接画素のいずれも透明画素がない場合は、ポリゴンの画素の占める面積に応じた割合で混合する（ステップＳ２）。
【００５６】
隣接画素のいずれかが、透明である場合は、他の画素で当該透明画素を置き換える（ステップＳ３）。更に、隣接画素のいずれも透明画素である場合は、画素テクスチャを無視する（ステップＳ４）。
【００５７】
かかる処理を図１０に当てはめると、一の行アドレス方向の隣接画素は画素７１、７２が対応し、画素７２が透明であるので、ステップＳ３の処理が対応し、画素７２の透明部分を不透明な画素７１の画素で置き換える。即ち、画素７１(color0)そのものが出力Ａ(color01) となる。
【００５８】
更に、図４において、一の行アドレスに隣接する行アドレス方向の隣接画素のうち透明画素の有無を判断する（ステップＳ５）。この判断結果による処理は、透明画素が無い場合は（ステップＳ６）の処理、一部の画素が透明である場合は（ステップＳ７）の処理、そして全てが透明画素である場合は（ステップＳ８）の処理となり、これらはそれぞれ図３の（ステップＳ２）、（ステップＳ３）、（ステップＳ４）に対応する。
【００５９】
従って、図４の処理を図１０に対応させると、隣接する行アドレス方向の隣接画素は画素７３、７４となる。そして、いずれの画素も透明では無いので画素７３、７４に対するポリゴンの画素７０の占める割合に応じて混合され、出力Ｂ(color23) となる。
【００６０】
更に、図５は、図３、図４の出力Ａ，Ｂに基づく処理である。出力Ａ，Ｂのうち透明画素の有無を判断する（ステップＳ９）。この判断結果による処理は、透明画素が無い場合は（ステップＳ１０）の処理、一部の画素が透明である場合は（ステップＳ１１）の処理、そして全てが透明画素である場合は（ステップＳ１２）の処理となり、これらはそれぞれ図３、図４の（ステップＳ２、Ｓ６）、（ステップＳ３、Ｓ７）、（ステップＳ４、Ｓ８）に対応する。
【００６１】
従って、図５の処理を図１０に対応させると、出力Ａ(color01) ，Ｂ(color23) のいずれも透明でないので、一の行アドレス方向の隣接画素７１、７２に対するポリゴンの画素７０の占める大きさと、隣接する行アドレス方向の隣接画素７３、７４に対するポリゴンの画素７０の占める大きさとの割合に応じて混合され、出力Ｃ(color) となる。
【００６２】
図６は、かかる本発明の複数補画素混合方法を適用する複数画素混合回路５０の実施例回路である。上記図３から図５の処理に対応して、３組の同様の回路で構成されている。補間演算回路５０１、選択回路５０２及びアンドゲート５０３により、図１０に示す画素７１と７２を混合したデータ即ち、color0とcolor1を混合した出力color01 を得る。
【００６３】
このために補間演算回路５０１、選択回路５０２及びアンドゲート５０３による第１の回路は、数３の計算を行う。
【００６４】
【数３】
color01 = color0(1-x) + color1・x
同様に、補間演算回路５０４、選択回路５０５及びアンドゲート５０６による第２の回路は、数４の計算を行い、color2とcolor3を混合した出力color23 を得る。
【００６５】
【数４】
color23 = color2(1-x) + color3・x
更に、補間演算回路５０７、選択回路５０８及びアンドゲート５０９による第３の回路は、数５の計算を行い、上記に求めたcolor02 とcolor23 を混合した最終出力としてcolor を得る。
【００６６】
【数５】
color = color01(1-y) + color23・y
上記第１〜３の回路の計算原理は同様であるので、補間演算回路５０１、選択回路５０２及びアンドゲート５０３による第１の回路を代表例にして、回路の動作原理を説明する。
【００６７】
上記第１の回路において、先ず補間演算回路５０１によりcolor0とcolor1の二つの画素７１、７２を混合する。補間演算回路５０１、５０４、５０７の構成例が図７に示される。
【００６８】
図７において、入力信号の記号を一般化して示しているが、第１の回路に対応させると、dxi は、ｘであり、Datai,j 、 Datai,jは、それぞれ画素７１、７２のcolor0、 color1である。
【００６９】
したがって、差回路１５１は、（１−ｘ）を出力する。次いで、掛け算回路１５２、１５３からは、それぞれ（１−ｘ）とcolor0の積color0・（１−ｘ）、ｘとcolor1との積color1・ｘを出力する。
【００７０】
和回路１５４は、掛け算回路１５２、１５３の出力の和を求め、color0・（１−ｘ）＋color1・ｘを出力し、選択回路５０２のＡ入力端に入力する。更に、選択回路５０２のＢ，Ｃ入力端にはそれぞれcolor0、color1が入力される。
【００７１】
一方、それぞれのテクスチャマップの画素データには、画素が透明であるか否かの透明フラグ情報（画素が透明であれば、Ｈ論理を有する）が付加されている。従って、 選択回路５０２にはこのフラグ情報が端子Ｓ0 、Ｓ1 にセレクタ信号として入力される。
【００７２】
選択回路５０２では、これら端子Ｓ0 、Ｓ1 に入力されるセレクタ信号の論理に基づき、補間演算回路５０１の混合出力color01 、または混合前の元の入力であるcolor0、color1が選択され、出力される。
【００７３】
即ち、color0及びcolor1がともに透明でない（Ｓ0 ＝Ｓ1 ＝Ｌ論理）時、補間演算回路５０１の混合出力color01 が出力される。color0のみが透明である（Ｓ0 ＝Ｈ、Ｓ1 ＝Ｌ論理）時、color01 ＝color1として出力される。
【００７４】
更に、color1のみが透明である（Ｓ0 ＝Ｌ、Ｓ1 ＝Ｈ論理）時、color01 ＝color0として出力される。color0、color1ともに透明である（Ｓ0 ＝Ｈ、Ｓ1 ＝Ｈ論理）時、混合の結果は特定されない。この時、選択回路５０２の出力color01 に対する透明フラグは、アンドゲート５０３の出力であり、Ｈ論理となる。この時、color01 の画素の色は無視される。
【００７５】
上記の様にして、第１の回路により、数３の計算式に対応する出力color01 が得られる。更に、補間演算回路５０４、選択回路５０５及びアンドゲート５０６による第２の回路、補間演算回路５０７、選択回路５０８及びアンドゲート５０９による第３の回路の動作も第１の回路と同様である。
【００７６】
即ち、第２の回路は、color2とcolor3を入力して、数４の計算に対応する出力color23 を出力する。第３の回路は、第１の回路の出力color01 と第２の回路の出力color23 を入力して数５の計算に対応する出力color を出力する。
【００７７】
【発明の効果】
以上、図にしたがい実施例を説明したように、本発明に従う画素混合回路は、簡易な論理構成で実現でき且つ、透明な画素も考慮することが可能である。
【００７８】
透明な画素の色は、隣接する他の色を適用することになるが、通常テクスチャマップにおいて、隣接する画素はある程度の相関を持った連続性があるために、画像品質に対し、影響を与えることがない。
【００７９】
従って、本発明の適用により画像処理装置の低コスト化と、画像データの取り扱いを簡易にすることが可能である。
【図面の簡単な説明】
【図１】本発明の画素混合回路をテクスチャ貼り付け回路に用いた画像処理装置の構成ブロック図である。
【図２】本発明を適用したテクスチャ貼り付け回路とテクスチャマップメモリの関係を説明する図である。
【図３】複数画素混合回路５０における動作のうち１の行の隣接画素の混合を説明するフロー図である。
【図４】複数画素混合回路５０における動作のうち１の行に隣接する行の隣接画素の混合を説明するフロー図である。
【図５】複数画素混合回路５０における動作のうち図３、図４のフローによる結果を混合を説明するフロー図である。
【図６】本発明の画素混合回路の一実施の形態の構成ブロック図である。
【図７】図３の実施の形態における相関演算回路の実施の形態の構成ブロック図である。
【図８】ＣＲＴディスプレー等の表示装置に表示するために、二次座標平面に展開され、フレームバッファに格納されたポリゴンの一例である。
【図９】ポリゴンの各ピクセルに対するテクスチャデータの貼り付けを説明する図である。
【図１０】ポリゴンの各ピクセルを複数のテクスチャ画素データを組み合わせ求める計算を説明するための図である。
【符号の説明】
１ ＣＰＵ
２ データバッファ
３ ジオメトリ処理部
４ 塗り潰し回路
５ テクスチャ貼り付け回路
６ テクスチャマップ
７ デプステスト回路
８ デプスバッファ
９ ブレンディング回路
１０ レンダリング処理部
１１ フレームバッファ
１２ ディスプレー装置
６０ メモリセル
６１ 行アドレスデコード回路
６２ 列アドレスデコード回路
６３、６４ アドレスバッファ
５０ 画素混合回路
５０１、５０４、５０７ 相関演算回路
５０２、５０５、５０８ 選択回路
５０３、５０６、５０９ アンドゲート
【発明の属する技術分野】
本発明は、テクスチャマップ上の複数画素を混合する方法及び、これを用いた複数画素混合回路と画像処理装置に関する。
【０００２】
【従来の技術】
近年、コンピュータグラフィック技術を用い、仮想３次元空間内に配置された物体を複数のポリゴンで画像表示する画像処理装置が普及している。更に、表示される物体をより現実に近いものとすべく研究開発が進められている。
【０００３】
かかるコンピュータグラフィック技術において、表示される物体の表面の細部はテクスチャと呼ばれる。該当ポリゴンを構成するポリゴンの画素（ピクセル）毎にテクスチャデータをテクスチャマップから読み出し貼り付けることにより、物体の表面に色肌、材質感等が形成される。
【０００４】
図８、図９は、かかるテクスチャデータの貼り付けを説明する図である。即ち、図８は、ＣＲＴディスプレー等の表示装置に表示するために、二次元座標平面に展開され、フレームバッファに格納されたポリゴンの一例である。
【０００５】
図示されるかかるポリゴンＰは、３頂点Ａ、Ｂ、Ｃを有し、それぞれの頂点は貼り付けられるテクスチャデータを格納するテクスチャマップ上のＸ、Ｙ２軸の座標を頂点データとして有する。
【０００６】
例えば、頂点Ａの画素に貼り付けられるテクスチャデータの格納位置として、図８に示されるように図９のテクスチャマップ上の座標データ（Ｔx0，Ｔy0）を有する。同様に、頂点Ｂは座標データ（Ｔx1，Ｔy1）を有し、頂点Ｃは座標データ（Ｔx2，Ｔy2）を有する。
【０００７】
更に、例えば頂点Ａと頂点Ｂの稜線上の点Ｄの画素に対しては、頂点Ａの座標データ（Ｔx0，Ｔy0）と頂点Ｂの座標データ（Ｔx1，Ｔy1）を線型もしくはパースペクティブ補間をして、図９に示されるように、テクスチャマップ上の座標Ｄのデータ（Ｔxi，Ｔyi）が求められる。
【０００８】
ポリゴンＰを構成する他の全ての画素に対しても、同様に線型もしくはパースペクティブ補間によりテクスチャマップ上の座標データが求められる。
【０００９】
一方、テクスチャマップは、物体のテクスチャ種類毎に例えば、物体が岩であれば岩肌を表現するデータ、木材であれば木肌等を表現するデータがマップ状に展開され、メモリ装置に格納される。即ち、一つの岩における岩肌、一本の樹の木肌等は、１つのデータで定義できるようには均一ではなく、また連続性を持って変化する。
【００１０】
従って、テクスチャマップは、岩肌、木肌等のテクスチャをＸ、Ｙ２軸座標平面に展開したものであり、Ｘ、Ｙ２軸座標位置を特定することにより、対応する特定位置の岩肌、木肌等のテクスチャが求められる。
【００１１】
ここで、図１０に示されるテクスチャマップの２軸平面とポリゴンの一画素との関係を考察する。図１０において、太線で囲われた領域７０は、ポリゴンを構成する１画素に対応してテクスチャマップの座標を指定した範囲である。領域７１〜７４は、テクスチャマップ上の複数の画素である。従って、この領域７０に対し、テクスチャマップから読み出されるテクスチャデータに基づきテクスチャが該当の画素に貼り付けられる。
【００１２】
しかし、上記のようにポリゴンを構成する１画素とテクスチャマップの画素とは必ずしも対応せず、ポリゴンを構成する１画素で指定される領域７０は、テクスチャマップの隣接する複数の画素に跨る。図１０の例では、領域７０は、テクスチャマップの隣接する４つの画素７１〜７４に跨って重なる。
【００１３】
このために、領域７０に対応するポリゴンを構成する１画素に対するテクスチャは、隣接する４つの画素７１〜７４のデータを領域７０の重なる面積に応じて混合して、対応するテクスチャデータを求めることが行われる。
【００１４】
しかし、ポリゴンの中には、一部に穴の開いた部分を表現するものがある。この開いた部分に対応するテクスチャデータは透明色となる。従って、かかる場合は、ポリゴンに対しテクスチャを貼り付ける際に混合されるテクスチャマップ上の当該ポリゴンに対応する複数の画素の中に、透明であるテクスチャ画素が存在することになる。
【００１５】
かかる場合は、混合に際し留意が必要である。なぜならば、透明色を隣接する画素に混合する場合は、色合いが異質になる恐れがあるからである。
【００１６】
ここで上記したように、面積に応じて複数画素のテクスチャデータを混合する場合、図１０でのテクスチャの画素７１〜７４の色をそれぞれ color0、 color1、 color2、 color3 とし、更に color1 が透明であるとする時、関係する面積に応じた寄与分から正規化した想定される計算式として数１または数２のように表わされる。
【００１７】
【数１】
または、
【００１９】
【数２】
color=color0(1-x)(1-y)+color1x(1-y)+color2(1-x)y+color3xy
即ち、数１では透明である color1 の画素７２のデータを除外して計算する。一方、数２は、透明である color1 の画素７２のデータも含めて計算している。
【００２０】
【発明が解決しようとする課題】
上記数１、数２のいずれの計算方法においても問題がある。前者の場合は透明である画素の色は、無視することが出来る。しかし、除算を行うために回路構成が複雑となる。
【００２１】
一方、後者の場合は、除算を行うための回路構成は必要でなくなるが、透明であるはずの画素７２の色が混合されてしまう。この場合、透明な画素７２にもテクスチャマップ上の隣接の画素の色と整合性を与える色を与えておくことが必要となり、データ処理上煩雑となる。
【００２２】
したがって、本発明の目的は、かかる問題を解決するために、テクスチャマップ上の透明である画素の色を混合しない回路構成であって、構成が簡易な複数画素混合方法及び回路を提供することにある。
【００２３】
更に本発明の目的は、上記の本発明に従う複数画素混合方法及び回路を用いた画像処理装置を提供することにある。
【００２４】
【課題を解決するための手段】
上記の本発明の課題を達成する複数画素混合方法の第１の構成は、ポリゴンを構成する画素に対応するテクスチャマップ上の複数画素を混合して、該ポリゴンを構成する画素に貼り付けるテクスチャデータを求める複数画素混合方法において、該テクスチャマップ上の複数画素の中に透明画素があるか否かを判断し、透明画素がない場合は、該テクスチャマップ上の複数画素を該ポリゴンを構成する画素が対応する割合に応じて混合し、該テクスチャマップ上の複数画素の一部が透明画素である場合は、該透明画素を他の隣接する透明でない画素で置き換え、更に、該テクスチャマップ上の複数画素の全てが透明画素である場合は、該テクスチャマップ上の複数画素を無視するようにする。
【００２５】
更に、本発明に従う複数画素混合方法の第２の構成は、ポリゴンを構成する画素に対応するテクスチャマップ上の複数画素を混合して、該ポリゴンを構成する画素に貼り付けるテクスチャデータを求める複数画素混合方法において、該テクスチャマップ上の一の行アドレス方向に隣接する第１の複数画素に透明画素があるか否かを判断し、該一の行アドレス方向に隣接する第１の複数画素に透明画素がない場合は、該第１の複数画素を該ポリゴンを構成する画素が対応する割合に応じて混合し、該一の行アドレス方向に隣接する第１の複数画素の一部の画素が透明画素である場合は、該透明画素を隣接する透明でない画素で置き換え、該一の行アドレス方向に隣接する第１の複数画素の全てが透明画素である場合は、該複数画素を無視する第１の工程と、
該テクスチャマップ上の該一の行に隣接する行アドレス方向に隣接する第２の複数画素に透明画素があるか否かを判断し、該一の行に隣接する行アドレス方向に隣接する第２の複数画素に透明画素がない場合は、該第２の複数画素を該ポリゴンを構成する画素が対応する割合に応じて混合し、該一の行に隣接する行アドレス方向に隣接する第２の複数画素の一部の画素が透明画素である場合は、該透明画素を隣接する透明でない画素で置き換え、該一の行に隣接する行アドレス方向に隣接する第２の複数画素の全てが透明画素である場合は、該第２の複数画素を無視する第２の工程と、
該第１の工程により得られる第１のテクスチャ画素データと該第２の工程により得られる第２のテクスチャ画素データを比較し、該第１、第２のテクスチャ画素データのいずれも透明でない場合は、該第１、第２のテクスチャ画素データを該ポリゴンを構成する画素が対応する割合に応じて混合し、該第１、第２のテクスチャ画素データのいずれかが透明である場合は、透明であるテクスチャ画素データを他方の透明でないテクスチャ画素データで置き換え、いずれも透明である場合は、該第１及び第２のテクスチャ画素データを無視する第３の工程を有する。
【００２６】
また、本発明に従う複数画素混合回路の第１の構成は、ポリゴンを構成する画素に対応するテクスチャマップ上の複数画素を混合して、該ポリゴンを構成する画素に貼り付けるテクスチャデータを求める複数画素混合回路において、テクスチャマップ上の隣接する複数画素を、該ポリゴンを構成する画素が対応する割合に応じて混合する補間演算回路と、該補間演算回路の出力及び、該隣接する複数画素と、該複数画素のそれぞれが透明であるか否かを示すフラグを選択信号として入力し、該選択信号により、該複数画素のいずれもが透明でない場合は、該補間演算回路の出力を有効とし、該複数画素のいずれかが透明である場合は、該複数画素の透明で無い画素を有効とし、該複数画素のいずれもが透明である場合は、出力を無効とする選択回路を有して構成される。
【００２７】
更にまた、本発明に従う複数画素混合回路の第２の構成は、第１の複数画素混合回路の構成において、更に、前記隣接する複数画素のアンド論理を出力するアンドゲートを有する。
【００２８】
更に、本発明に従う複数画素混合回路の第３の構成は、第２の構成の複数画素混合回路を３組有し、第１及び第２の組の複数画素混合回路の出力を、第３の組の複数画素混合回路の前記補間演算回路の２つの入力とする。
【００２９】
また、本発明に従う画像処理装置の第１の構成は、仮想３次元空間内に配置された物体を複数のポリゴンで構成して画像表示する画像処理装置において、Ｘ，Ｙ２軸で特定される複数の座標位置にテクスチャデータを格納するテクスチャマップを格納するメモリ装置と、該複数のポリゴンのそれぞれを構成するピクセル毎に、該テクスチャマップから読み出したテクスチャデータを貼り付けるテクスチャ貼り付け回路を有し、該テクスチャ貼り付け回路は、テクスチャマップ上の隣接する複数画素を、該ポリゴンを構成する画素が対応する割合に応じて混合する補間演算回路と、該補間演算回路の出力及び、該隣接する複数画素と、該複数画素のそれぞれが透明であるか否かを示すフラグを選択信号として入力し、該選択信号により、該複数画素のいずれもが透明でない場合は、該補間演算回路の出力を有効とし、該複数画素のいずれかが透明である場合は、該複数画素の透明で無い画素を有効とし、該複数画素のいずれもが透明である場合は、出力を無効とする選択回路を備えた複数画素混合回路を含む。
【００３０】
更に、本発明に従う画像処理装置の第２の構成は、第１の構成において、前記複数画素混合回路は、前記隣接する複数画素のアンド論理を出力するアンドゲートを有する。
【００３１】
また、本発明に従う画像処理装置の第３の構成は、第１の構成において、前記複数画素混合回路を３組有し、第１及び第２の組の複数画素混合回路の出力を、第３の組の複数画素混合回路の前記補間演算回路の２つの入力とする。
【００３２】
【発明の実施の形態】
以下本発明の実施の形態を図面に従い説明する。尚、図面において、同一または類似のものには、同一の参照番号または参照記号を付して説明する。
【００３３】
図１は、本発明の複数画素混合方法を用いた画像処理装置の構成ブロック図である。
【００３４】
図１において、ＣＰＵ１は、ポリゴンを使用した画像を処理するためのプログラムの実行を制御するものである。ＣＰＵ１にはプログラムの進行に伴いディスプレー装置１２上に表示するポリゴンの頂点データやレジスタセットファンクションを一次的に蓄えておくメモリであるデータバッファ２が接続されている。
【００３５】
このデータバッファ２には、前記データに従って、３次元空間内にポリゴンを配置し、これをディスプレー装置１２上に表示するために２次元座標系に変換するためのジオメトリ処理部３が接続されている。
【００３６】
更に、表示する各ポリゴンに対し、着色、シェーディング、テクスチャの貼り付けを行うレンダリング処理部１０が接続されている。レンダリング処理部１０の出力側には、フレームバッファ１１が接続され、表示される一画面分のデータが格納される。フレームバッファ１１にＣＲＴ等のディスプレー装置１２が接続され、フレームバッファ１１の内容が順次表示される。
【００３７】
ここで、上記ジオメトリ処理部３は、データバッファ２からプログラムの進行及び処理速度に対応して、ポリゴンの頂点データ（頂点座標、頂点カラー、テクスチャマップ座標、頂点透明度及び頂点の法線ベクトル等を有する）やレジスタセットファンクションを読み出す。
【００３８】
ジオメトリ処理部３は、頂点座標データに基づき３次元空間にポリゴンを配置し、３次元空間のどの領域まで表示対象とするかのビューポートの決定、法線ベクトルに基づき各頂点の輝度の計算等を行う。また、ビューポートよりはみ出すポリゴンの頂点除去即ち、クリッピングを行う。更に、ビューポートに配置されたポリゴンを所定の視点を基準に２次平面に投影して３次元から２次元への座標変換を行う。
【００３９】
２次元座標に座標変換されたポリゴンデータは、レンダリング処理部１０に送られる。レンダリング処理部１０は、塗り潰し回路４、テクスチャ貼り付け回路５、デプステスト回路７、ブレンディング回路９から構成されている。
【００４０】
塗り潰し回路４は、ポリゴンの各頂点で囲まれた範囲にある画素（ピクセル）の情報を計算し、他のレンダリング処理部１０内の各回路に渡す機能を有する。上記計算は、ポリゴンの各頂点間にあるピクセルの情報を対応の両頂点の情報を基に、例えば線型補間または、パースペクティブ補間等の補間を行うものである。先に図８において説明した頂点Ａ，Ｂの頂点データからピクセルＤのデータを求める如くである。
【００４１】
テクスチャ貼り付け回路５は、ピクセルに対応したテクスチャをテクスチャマップ６から読み出し、ピクセルのカラーを計算して求める回路である。ピクセルのカラーを計算して求める回路の構成に本発明の複数画素混合方法及び回路の構成が適用されている。
【００４２】
従って、かかる部分の方法及び回路構成については、本発明の実施例として後に詳細に説明する。
【００４３】
デプステスト回路７は、複数のポリゴンの前後関係を比較して、最も手前に配置されたポリゴンのデータをデプスバッファ８に記憶させる回路である。即ち、デプスバッファ８には、先に描いた図形（ポリゴン）のピクセルのＺ値が記憶されている。
【００４４】
そして、画面上の先に描かれたポリゴンと重なる位置に、新しくポリゴンを表示する場合、新しいポリゴンを構成する各ピクセルのＺ値と、デプスバッファ８から読み出される先に描かれたポリゴンのピクセルのＺ値とを比較する。比較の結果、新しいポリゴンのピクセルが手前の場合は、デプスバッファ８に当該ピクセルのＺ値が書き込まれる。
【００４５】
ブレンディング回路９は、フレームバッファ１１から読み込んだ、先に描かれているポリゴンのピクセルのカラー情報と、新しく処理するポリゴンのピクセルのカラー情報とを混合し、フレームバッファ１１に書き込む。このフレームバッファ１１の情報が１画面分ずつディスプレー装置１２に送られ表示される。
【００４６】
次に、上記のような構成の画像処理装置における本発明を適用した複数画素混合方法及び回路の実施例構成を説明する。
【００４７】
先に説明したように、ポリゴンを構成する１画素のテクスチャデータを求める場合、当該１画素のテクスチャマップ上の座標データ位置において、画素は面積を持つので、テクスチャマップの隣接する複数の画素と重なる。従って、テクスチャマップの隣接する複数の画素データを組み合わせて、当該ポリゴンを構成する１画素に対するテクスチャデータを生成することが行われる。
【００４８】
図２は、図１のテクスチャ貼り付け回路５に含まれる主機能回路としての画素混合回路５０と、テクスチャマップ６の詳細を示すブロック図である。
【００４９】
テクスチャマップ６は、テクスチャデータがポリゴン対応に展開格納されるメモリアレー６０、行アドレスデコーダ６１及び列アドレスデコーダ６２を有する。更に、テクスチャ貼り付け回路５には、テクスチャマップ６の行アドレスデコーダ６１及び列アドレスデコーダ６２にそれぞれ行アドレス、列アドレスを送るアドレスバッファ６３、６４を有する。
【００５０】
テクスチャ貼り付け回路５は、塗り潰し回路４から入力されるポリゴンの画素データからテクスチャマップ６の座標位置データを抜き出し、前記行アドレスデコーダ６１及び列アドレスデコーダ６２に送る。
【００５１】
メモリアレー６０は、テクスチャ貼り付け回路５から入力した４組の行アドレスと列アドレスにより対応する座標位置にある４画素７１〜７４のcolor0,color1,color2,color3 のデータを読み出し、複数画素混合回路５０に入力する。
【００５２】
更に、複数画素混合回路５０には、テクスチャ貼り付け回路５において求めたポリゴンの画素を特定する座標とテクスチャマップ６０の画素位置とのずれ（ｘ及びｙ）の値が入力される。
【００５３】
かかる複数画素混合回路５０における動作フローが図３〜図５に示される。
【００５４】
図１０に示す例を用い、テクスチャメモリの画素７１から７４のテクスチャ（カラー：color0, color1, color2, color3）を混合し、ポリゴンの画素７０に貼り付けるテクスチャデータ（カラー:color）を求める場合を考える。
【００５５】
図３において、一の行アドレス方向の隣接画素のうち透明画素の有無を判断する（ステップＳ１）。この判断の結果、隣接画素のいずれも透明画素がない場合は、ポリゴンの画素の占める面積に応じた割合で混合する（ステップＳ２）。
【００５６】
隣接画素のいずれかが、透明である場合は、他の画素で当該透明画素を置き換える（ステップＳ３）。更に、隣接画素のいずれも透明画素である場合は、画素テクスチャを無視する（ステップＳ４）。
【００５７】
かかる処理を図１０に当てはめると、一の行アドレス方向の隣接画素は画素７１、７２が対応し、画素７２が透明であるので、ステップＳ３の処理が対応し、画素７２の透明部分を不透明な画素７１の画素で置き換える。即ち、画素７１(color0)そのものが出力Ａ(color01) となる。
【００５８】
更に、図４において、一の行アドレスに隣接する行アドレス方向の隣接画素のうち透明画素の有無を判断する（ステップＳ５）。この判断結果による処理は、透明画素が無い場合は（ステップＳ６）の処理、一部の画素が透明である場合は（ステップＳ７）の処理、そして全てが透明画素である場合は（ステップＳ８）の処理となり、これらはそれぞれ図３の（ステップＳ２）、（ステップＳ３）、（ステップＳ４）に対応する。
【００５９】
従って、図４の処理を図１０に対応させると、隣接する行アドレス方向の隣接画素は画素７３、７４となる。そして、いずれの画素も透明では無いので画素７３、７４に対するポリゴンの画素７０の占める割合に応じて混合され、出力Ｂ(color23) となる。
【００６０】
更に、図５は、図３、図４の出力Ａ，Ｂに基づく処理である。出力Ａ，Ｂのうち透明画素の有無を判断する（ステップＳ９）。この判断結果による処理は、透明画素が無い場合は（ステップＳ１０）の処理、一部の画素が透明である場合は（ステップＳ１１）の処理、そして全てが透明画素である場合は（ステップＳ１２）の処理となり、これらはそれぞれ図３、図４の（ステップＳ２、Ｓ６）、（ステップＳ３、Ｓ７）、（ステップＳ４、Ｓ８）に対応する。
【００６１】
従って、図５の処理を図１０に対応させると、出力Ａ(color01) ，Ｂ(color23) のいずれも透明でないので、一の行アドレス方向の隣接画素７１、７２に対するポリゴンの画素７０の占める大きさと、隣接する行アドレス方向の隣接画素７３、７４に対するポリゴンの画素７０の占める大きさとの割合に応じて混合され、出力Ｃ(color) となる。
【００６２】
図６は、かかる本発明の複数補画素混合方法を適用する複数画素混合回路５０の実施例回路である。上記図３から図５の処理に対応して、３組の同様の回路で構成されている。補間演算回路５０１、選択回路５０２及びアンドゲート５０３により、図１０に示す画素７１と７２を混合したデータ即ち、color0とcolor1を混合した出力color01 を得る。
【００６３】
このために補間演算回路５０１、選択回路５０２及びアンドゲート５０３による第１の回路は、数３の計算を行う。
【００６４】
【数３】
color01 = color0(1-x) + color1・x
同様に、補間演算回路５０４、選択回路５０５及びアンドゲート５０６による第２の回路は、数４の計算を行い、color2とcolor3を混合した出力color23 を得る。
【００６５】
【数４】
color23 = color2(1-x) + color3・x
更に、補間演算回路５０７、選択回路５０８及びアンドゲート５０９による第３の回路は、数５の計算を行い、上記に求めたcolor02 とcolor23 を混合した最終出力としてcolor を得る。
【００６６】
【数５】
color = color01(1-y) + color23・y
上記第１〜３の回路の計算原理は同様であるので、補間演算回路５０１、選択回路５０２及びアンドゲート５０３による第１の回路を代表例にして、回路の動作原理を説明する。
【００６７】
上記第１の回路において、先ず補間演算回路５０１によりcolor0とcolor1の二つの画素７１、７２を混合する。補間演算回路５０１、５０４、５０７の構成例が図７に示される。
【００６８】
図７において、入力信号の記号を一般化して示しているが、第１の回路に対応させると、dxi は、ｘであり、Datai,j 、 Datai,jは、それぞれ画素７１、７２のcolor0、 color1である。
【００６９】
したがって、差回路１５１は、（１−ｘ）を出力する。次いで、掛け算回路１５２、１５３からは、それぞれ（１−ｘ）とcolor0の積color0・（１−ｘ）、ｘとcolor1との積color1・ｘを出力する。
【００７０】
和回路１５４は、掛け算回路１５２、１５３の出力の和を求め、color0・（１−ｘ）＋color1・ｘを出力し、選択回路５０２のＡ入力端に入力する。更に、選択回路５０２のＢ，Ｃ入力端にはそれぞれcolor0、color1が入力される。
【００７１】
一方、それぞれのテクスチャマップの画素データには、画素が透明であるか否かの透明フラグ情報（画素が透明であれば、Ｈ論理を有する）が付加されている。従って、 選択回路５０２にはこのフラグ情報が端子Ｓ0 、Ｓ1 にセレクタ信号として入力される。
【００７２】
選択回路５０２では、これら端子Ｓ0 、Ｓ1 に入力されるセレクタ信号の論理に基づき、補間演算回路５０１の混合出力color01 、または混合前の元の入力であるcolor0、color1が選択され、出力される。
【００７３】
即ち、color0及びcolor1がともに透明でない（Ｓ0 ＝Ｓ1 ＝Ｌ論理）時、補間演算回路５０１の混合出力color01 が出力される。color0のみが透明である（Ｓ0 ＝Ｈ、Ｓ1 ＝Ｌ論理）時、color01 ＝color1として出力される。
【００７４】
更に、color1のみが透明である（Ｓ0 ＝Ｌ、Ｓ1 ＝Ｈ論理）時、color01 ＝color0として出力される。color0、color1ともに透明である（Ｓ0 ＝Ｈ、Ｓ1 ＝Ｈ論理）時、混合の結果は特定されない。この時、選択回路５０２の出力color01 に対する透明フラグは、アンドゲート５０３の出力であり、Ｈ論理となる。この時、color01 の画素の色は無視される。
【００７５】
上記の様にして、第１の回路により、数３の計算式に対応する出力color01 が得られる。更に、補間演算回路５０４、選択回路５０５及びアンドゲート５０６による第２の回路、補間演算回路５０７、選択回路５０８及びアンドゲート５０９による第３の回路の動作も第１の回路と同様である。
【００７６】
即ち、第２の回路は、color2とcolor3を入力して、数４の計算に対応する出力color23 を出力する。第３の回路は、第１の回路の出力color01 と第２の回路の出力color23 を入力して数５の計算に対応する出力color を出力する。
【００７７】
【発明の効果】
以上、図にしたがい実施例を説明したように、本発明に従う画素混合回路は、簡易な論理構成で実現でき且つ、透明な画素も考慮することが可能である。
【００７８】
透明な画素の色は、隣接する他の色を適用することになるが、通常テクスチャマップにおいて、隣接する画素はある程度の相関を持った連続性があるために、画像品質に対し、影響を与えることがない。
【００７９】
従って、本発明の適用により画像処理装置の低コスト化と、画像データの取り扱いを簡易にすることが可能である。
【図面の簡単な説明】
【図１】本発明の画素混合回路をテクスチャ貼り付け回路に用いた画像処理装置の構成ブロック図である。
【図２】本発明を適用したテクスチャ貼り付け回路とテクスチャマップメモリの関係を説明する図である。
【図３】複数画素混合回路５０における動作のうち１の行の隣接画素の混合を説明するフロー図である。
【図４】複数画素混合回路５０における動作のうち１の行に隣接する行の隣接画素の混合を説明するフロー図である。
【図５】複数画素混合回路５０における動作のうち図３、図４のフローによる結果を混合を説明するフロー図である。
【図６】本発明の画素混合回路の一実施の形態の構成ブロック図である。
【図７】図３の実施の形態における相関演算回路の実施の形態の構成ブロック図である。
【図８】ＣＲＴディスプレー等の表示装置に表示するために、二次座標平面に展開され、フレームバッファに格納されたポリゴンの一例である。
【図９】ポリゴンの各ピクセルに対するテクスチャデータの貼り付けを説明する図である。
【図１０】ポリゴンの各ピクセルを複数のテクスチャ画素データを組み合わせ求める計算を説明するための図である。
【符号の説明】
１ ＣＰＵ
２ データバッファ
３ ジオメトリ処理部
４ 塗り潰し回路
５ テクスチャ貼り付け回路
６ テクスチャマップ
７ デプステスト回路
８ デプスバッファ
９ ブレンディング回路
１０ レンダリング処理部
１１ フレームバッファ
１２ ディスプレー装置
６０ メモリセル
６１ 行アドレスデコード回路
６２ 列アドレスデコード回路
６３、６４ アドレスバッファ
５０ 画素混合回路
５０１、５０４、５０７ 相関演算回路
５０２、５０５、５０８ 選択回路
５０３、５０６、５０９ アンドゲート
Claims (8)
- ポリゴンを構成する画素に対応するテクスチャマップ上の複数画素を混合して、該ポリゴンを構成する画素に貼り付けるテクスチャデータを求める複数画素混合方法において、
該テクスチャマップ上の複数画素の中に透明画素があるか否かを判断し、
透明画素がない場合は、該テクスチャマップ上の複数画素を該ポリゴンを構成する画素が対応する割合に応じて混合し、
該テクスチャマップ上の複数画素の一部が透明画素である場合は、該透明画素を他の隣接する透明でない画素で置き換え、
更に、該テクスチャマップ上の複数画素の全てが透明画素である場合は、該テクスチャマップ上の複数画素を無視するようにしたことを特徴とするテクスチャマップ上の複数画素を混合する方法。 - ポリゴンを構成する画素に対応するテクスチャマップ上の複数画素を混合して、該ポリゴンを構成する画素に貼り付けるテクスチャデータを求める複数画素混合方法において、
該テクスチャマップ上の一の行アドレス方向に隣接する第１の複数画素に透明画素があるか否かを判断し、該一の行アドレス方向に隣接する第１の複数画素に透明画素がない場合は、該第１の複数画素を該ポリゴンを構成する画素が対応する割合に応じて混合し、該一の行アドレス方向に隣接する第１の複数画素の一部の画素が透明画素である場合は、該透明画素を隣接する透明でない画素で置き換え、該一の行アドレス方向に隣接する第１の複数画素の全てが透明画素である場合は、該複数画素を無視する第１の工程と、
該テクスチャマップ上の該一の行に隣接する行アドレス方向に隣接する第２の複数画素に透明画素があるか否かを判断し、該一の行に隣接する行アドレス方向に隣接する第２の複数画素に透明画素がない場合は、該第２の複数画素を該ポリゴンを構成する画素が対応する割合に応じて混合し、該一の行に隣接する行アドレス方向に隣接する第２の複数画素の一部の画素が透明画素である場合は、該透明画素を隣接する透明でない画素で置き換え、該一の行に隣接する行アドレス方向に隣接する第２の複数画素の全てが透明画素である場合は、該第２の複数画素を無視する第２の工程と、
該第１の工程により得られる第１のテクスチャ画素データと該第２の工程により得られる第２のテクスチャ画素データを比較し、該第１、第２のテクスチャ画素データのいずれも透明でない場合は、該第１、第２のテクスチャ画素データを該ポリゴンを構成する画素が対応する割合に応じて混合し、該第１、第２のテクスチャ画素データのいずれかが透明である場合は、透明であるテクスチャ画素データを他方の透明でないテクスチャ画素データで置き換え、いずれも透明である場合は、該第１及び第２のテクスチャ画素データを無視する第３の工程を有することを特徴とするテクスチャマップ上の複数画素を混合する方法。 - ポリゴンを構成する画素に対応するテクスチャマップ上の複数画素を混合して、該ポリゴンを構成する画素に貼り付けるテクスチャデータを求める複数画素混合回路において、
テクスチャマップ上の隣接する複数画素を該ポリゴンを構成する画素が対応する割合に応じて混合する補間演算回路と、
該補間演算回路の出力及び、該隣接する複数画素と、該複数画素のそれぞれが透明であるか否かを示すフラグを選択信号として入力し、該選択信号により、該複数画素のいずれもが透明でない場合は、該補間演算回路の出力を有効とし、該複数画素のいずれかが透明である場合は、該複数画素の透明で無い画素を有効とし、該複数画素のいずれもが透明である場合は、出力を無効とする選択回路を
有して構成されることを特徴とする複数画素混合回路。 - 請求項３において、
更に、前記隣接する複数画素のアンド論理を出力するアンドゲートを有することを特徴とする複数画素混合回路。 - 請求項３の構成の複数画素混合回路を３組有し、第１及び第２の組の複数画素混合回路の出力を、第３の組の複数画素混合回路の前記補間演算回路の２つの入力とすることを特徴とする複数画素混合回路。
- 仮想３次元空間内に配置された物体を複数のポリゴンで構成して画像表示する画像処理装置において、
Ｘ，Ｙ２軸で特定される複数の座標位置にテクスチャデータを格納するテクスチャマップを格納するメモリ装置と、
該複数のポリゴンのそれぞれを構成するピクセル毎に、該テクスチャマップから読み出したテクスチャデータを貼り付けるテクスチャ貼り付け回路を有し、
該テクスチャ貼り付け回路は、テクスチャマップ上の隣接する複数画素を該ポリゴンを構成する画素が対応する割合に応じて混合する補間演算回路と、
該補間演算回路の出力及び、該隣接する複数画素と、該複数画素のそれぞれが透明であるか否かを示すフラグを選択信号として入力し、該選択信号により、該複数画素のいずれもが透明でない場合は、該補間演算回路の出力を有効とし、該複数画素のいずれかが透明である場合は、該複数画素の透明で無い画素を有効とし、該複数画素のいずれもが透明である場合は、出力を無効とする選択回路を
備えた複数画素混合回路を含むことを特徴とする画像処理装置。 - 請求項６において、
更に、前記複数画素混合回路は、前記隣接する複数画素のアンド論理を出力するアンドゲートを有することを特徴とする画像処理装置。 - 請求項６において、
前記複数画素混合回路を３組有し、第１及び第２の組の複数画素混合回路の出力を、第３の組の複数画素混合回路の前記補間演算回路の２つの入力とすることを特徴とする画像処理装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33682396A JP3885262B2 (ja) | 1996-12-17 | 1996-12-17 | テクスチャマップ上の複数画素を混合する方法及び、これを用いた複数画素混合回路と画像処理装置 |
| US08/986,192 US6005584A (en) | 1996-12-17 | 1997-12-05 | Method of blending a plurality of pixels on a texture map and a plural pixel blending circuit and image processing device using the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33682396A JP3885262B2 (ja) | 1996-12-17 | 1996-12-17 | テクスチャマップ上の複数画素を混合する方法及び、これを用いた複数画素混合回路と画像処理装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10177656A JPH10177656A (ja) | 1998-06-30 |
| JP3885262B2 true JP3885262B2 (ja) | 2007-02-21 |
Family
ID=18303012
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33682396A Expired - Fee Related JP3885262B2 (ja) | 1996-12-17 | 1996-12-17 | テクスチャマップ上の複数画素を混合する方法及び、これを用いた複数画素混合回路と画像処理装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6005584A (ja) |
| JP (1) | JP3885262B2 (ja) |
Families Citing this family (25)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6078335A (en) * | 1998-06-01 | 2000-06-20 | Ati Technologies, Inc. | Method and apparatus for determining level of detail for texture filtering |
| US6297852B1 (en) * | 1998-12-30 | 2001-10-02 | Ati International Srl | Video display method and apparatus with synchronized video playback and weighted frame creation |
| US6181352B1 (en) | 1999-03-22 | 2001-01-30 | Nvidia Corporation | Graphics pipeline selectively providing multiple pixels or multiple textures |
| US6297833B1 (en) * | 1999-03-23 | 2001-10-02 | Nvidia Corporation | Bump mapping in a computer graphics pipeline |
| US6618048B1 (en) | 1999-10-28 | 2003-09-09 | Nintendo Co., Ltd. | 3D graphics rendering system for performing Z value clamping in near-Z range to maximize scene resolution of visually important Z components |
| US6717577B1 (en) | 1999-10-28 | 2004-04-06 | Nintendo Co., Ltd. | Vertex cache for 3D computer graphics |
| JP2001250115A (ja) * | 2000-03-03 | 2001-09-14 | Sony Computer Entertainment Inc | ディジタルフィルタ |
| US7119813B1 (en) * | 2000-06-02 | 2006-10-10 | Nintendo Co., Ltd. | Variable bit field encoding |
| US6707458B1 (en) | 2000-08-23 | 2004-03-16 | Nintendo Co., Ltd. | Method and apparatus for texture tiling in a graphics system |
| US6636214B1 (en) | 2000-08-23 | 2003-10-21 | Nintendo Co., Ltd. | Method and apparatus for dynamically reconfiguring the order of hidden surface processing based on rendering mode |
| US6700586B1 (en) | 2000-08-23 | 2004-03-02 | Nintendo Co., Ltd. | Low cost graphics with stitching processing hardware support for skeletal animation |
| US7196710B1 (en) | 2000-08-23 | 2007-03-27 | Nintendo Co., Ltd. | Method and apparatus for buffering graphics data in a graphics system |
| US7576748B2 (en) | 2000-11-28 | 2009-08-18 | Nintendo Co. Ltd. | Graphics system with embedded frame butter having reconfigurable pixel formats |
| US7538772B1 (en) | 2000-08-23 | 2009-05-26 | Nintendo Co., Ltd. | Graphics processing system with enhanced memory controller |
| US6811489B1 (en) | 2000-08-23 | 2004-11-02 | Nintendo Co., Ltd. | Controller interface for a graphics system |
| US6784895B1 (en) | 2000-10-17 | 2004-08-31 | Micron Technology, Inc. | Programmable multiple texture combine circuit for a graphics processing system and method for use thereof |
| US7061507B1 (en) * | 2000-11-12 | 2006-06-13 | Bitboys, Inc. | Antialiasing method and apparatus for video applications |
| US6853373B2 (en) * | 2001-04-25 | 2005-02-08 | Raindrop Geomagic, Inc. | Methods, apparatus and computer program products for modeling three-dimensional colored objects |
| US20070109314A1 (en) * | 2003-05-23 | 2007-05-17 | Via Technologies, Inc. | Adaptive pixel-based blending method and system |
| US20050226087A1 (en) * | 2004-04-12 | 2005-10-13 | Kuo-Chang Wang | Protocol structure to accelerate memory transmission |
| US7573599B2 (en) * | 2004-05-20 | 2009-08-11 | Primax Electronics Ltd. | Method of printing geometric figures |
| US7852339B2 (en) * | 2006-10-23 | 2010-12-14 | Intel Corporation | Video composition optimization by the identification of transparent and opaque regions |
| JP4921113B2 (ja) * | 2006-10-25 | 2012-04-25 | キヤノン株式会社 | 接触提示装置及び方法 |
| US7928992B2 (en) * | 2007-05-30 | 2011-04-19 | Kabushiki Kaisha Toshiba | System and method for transparent object rendering |
| WO2012147303A1 (ja) * | 2011-04-25 | 2012-11-01 | Hayashi Mitsuo | 全方位画像編集プログラム及び全方位画像編集装置 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5889526A (en) * | 1994-11-25 | 1999-03-30 | Matsushita Electric Industrial Co., Ltd. | Interpolation apparatus and method, and image generation apparatus including such an apparatus |
| US5892516A (en) * | 1996-03-29 | 1999-04-06 | Alliance Semiconductor Corporation | Perspective texture mapping circuit having pixel color interpolation mode and method thereof |
| US5903270A (en) * | 1997-04-15 | 1999-05-11 | Modacad, Inc. | Method and apparatus for mapping a two-dimensional texture onto a three-dimensional surface |
| US5781197A (en) * | 1996-07-26 | 1998-07-14 | Hewlett-Packard Company | Method for maintaining contiguous texture memory for cache coherency |
| US5900882A (en) * | 1996-11-15 | 1999-05-04 | Samsung Electronics Co., Ltd. | Determining texture coordinates in computer graphics |
-
1996
- 1996-12-17 JP JP33682396A patent/JP3885262B2/ja not_active Expired - Fee Related
-
1997
- 1997-12-05 US US08/986,192 patent/US6005584A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH10177656A (ja) | 1998-06-30 |
| US6005584A (en) | 1999-12-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3885262B2 (ja) | テクスチャマップ上の複数画素を混合する方法及び、これを用いた複数画素混合回路と画像処理装置 | |
| US5877769A (en) | Image processing apparatus and method | |
| JP3203160B2 (ja) | ボリューム・レンダリング装置及び方法 | |
| US6172687B1 (en) | Memory device and video image processing apparatus using the same | |
| JP2002304636A (ja) | 画像生成方法及び装置、画像処理プログラムを記録した記録媒体、画像処理プログラム | |
| JPH05307610A (ja) | テクスチャマッピング方法およびその装置 | |
| WO2000002165A1 (fr) | Procede permettant de produire des donnees de polygone et afficheur d'images utilisant lesdites donnees | |
| JPH0771936A (ja) | 画像処理装置及びその方法 | |
| JP2612221B2 (ja) | 図形画像を生成する装置及び方法 | |
| JPS6380375A (ja) | テクスチヤマツピング装置 | |
| KR100277803B1 (ko) | 3차원 그래픽 표시장치 | |
| WO2023173728A1 (zh) | 图形渲染方法、装置及存储介质 | |
| JPH11259671A (ja) | 画像表示方法及びそれを実行する画像表示装置 | |
| JP3649478B2 (ja) | 画像情報処理装置及び画像情報処理方法 | |
| US6373494B1 (en) | Signal processing apparatus and image processing apparatus | |
| JPH09245191A (ja) | 透明度変換方法及びその装置、画像処理装置 | |
| US20050275733A1 (en) | Method and apparatus of rendering a video image by polynomial evaluation | |
| JP3052839B2 (ja) | 画像処理装置及びその処理方法 | |
| US20030169272A1 (en) | Image generation apparatus and method thereof | |
| JPH06266852A (ja) | 画像合成装置 | |
| US6476818B1 (en) | Storage circuit control device and graphic computation device | |
| JP4622165B2 (ja) | 画像メモリ制御装置、グラフィック演算装置およびレンダリング処理方法 | |
| JPH11185052A (ja) | ３次元コンピュータグラフィックスのテクスチャマッピング座標計算装置および方法 | |
| JP2001134777A (ja) | ３次元グラフィックスシステム、演算処理装置及び記録媒体 | |
| JP4042204B2 (ja) | グラフィック演算装置およびその方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20031209 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20031209 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20061031 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061113 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |