JPH11339069A

JPH11339069A - 画像合成装置および画像合成方法

Info

Publication number: JPH11339069A
Application number: JP14526898A
Authority: JP
Inventors: Hitoshi Ebihara; 均蛯原
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1998-05-27
Filing date: 1998-05-27
Publication date: 1999-12-10

Abstract

(57)【要約】【課題】小規模なシステムで、ある画像に、３次元画
像を合成する。【解決手段】画像Ａに３次元画像Ｂを合成し、合成画
像Ｃを生成する場合において、ビデオキャプチャ回路１
が出力する画像Ａが、１画面ごとに、Ａバンク４Ａ，Ｂ
バンク４Ｂ，Ｃバンク４Ｃに巡回的に記憶される。同時
に、３次元描画装置２において、Ａバンク４Ａ，Ｂバン
ク４Ｂ，Ｃバンク４Ｃのうち、前回、画像Ａが記憶され
たものに対して、３次元画像Ｂが、その記憶内容をクリ
アせずに描画され、これにより、画像Ａに３次元画像Ｂ
を合成した合成画像Ｃが生成されるととともに、Ａバン
ク４Ａ，Ｂバンク４Ｂ，Ｃバンク４Ｃのうち、前回、３
次元画像Ｂが描画され、これにより、画像Ａに３次元画
像を合成した合成画像Ｃを記憶しているものから、その
合成画像Ｃが読み出される。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、画像合成装置およ
び画像合成方法に関し、特に、例えば、自然画その他の
画像に、３次元画像を合成する場合に用いて好適な画像
合成装置および画像合成方法に関する。

【０００２】

【従来の技術】図１１は、例えば、自然画である画像Ａ
に、３次元画像である画像Ｂを合成し、合成画像Ｃを出
力する、従来の画像合成システム（システムとは、複数
の装置が論理的に集合した物をいい、各構成の装置が同
一筐体中にあるか否かは問わない）の一例の構成を示し
ている。

【０００３】この画像合成システムにおいては、画素ご
との合成の比率を制御する、０以上１以下の範囲の値を
とるキー信号Ｋが生成され、そのキー信号Ｋにしたがっ
て、画像Ａに画像Ｂが合成されるようになされている。

【０００４】即ち、画像Ａおよびその画像Ａに合成する
３次元画像である画像Ｂは、合成装置３１に供給される
ようになされており、さらに、画像Ｂは、クロマキー回
路３２にも供給されるようになされている。クロマキー
回路３２では、いわゆるクロマキー処理が施され、これ
により、３次元画像に表示された３次元物体をぬくため
のキー信号Ｋが生成される。このキー信号Ｋは、合成装
置３１に供給され、合成装置３１では、キー信号Ｋにし
たがい、画像Ａに画像Ｂが合成され、その結果得られる
合成画像Ｃが出力される。

【０００５】即ち、３次元画像である画像Ｂは、画像Ａ
に合成する３次元物体を前景として、その背景が所定の
単一色で塗りつぶさされたものとなっており、クロマキ
ー回路３２では、画像Ｂを構成する各画素において、そ
こに表示された３次元物体が占める割合を、例えば、０
乃至１の範囲で表した、前景と背景とを識別するための
キー信号Ｋが生成される。従って、この場合、３次元物
体の内部を構成する画素については１に、３次元物体の
外部を構成する画素については０に、それぞれなるよう
なキー信号Ｋが生成される。

【０００６】そして、例えば、いま、画面の左からｘ番
目で、上からｙ番目の画素をｐ（ｘ，ｙ）と表し、画像
Ａ，Ｂ，Ｃの、画素ｐ（ｘ，ｙ）における画素値を、そ
れぞれａ（ｘ，ｙ），ｂ（ｘ，ｙ），ｃ（ｘ，ｙ）と表
す。また、キー信号Ｋの、画素ｐ（ｘ，ｙ）における値
を、ｋ（ｘ，ｙ）と表す。この場合、合成装置３１で
は、画像Ｃの画素値ｃ（ｘ，ｙ）が、例えば、次式にし
たがって求められる。

【０００７】 c（x，y）＝k（x，y）b（x，y）＋（１−k（x，y））a（x，y）・・・（１）

【０００８】図１１のキー信号Ｋにおいて、白抜きの部
分の値ｋ（ｘ，ｙ）は１に、黒塗りの部分の値ｋ（ｘ，
ｙ）は０に、それぞれ対応しており、これにより、合成
画像Ｃは、キー信号Ｋにおける白抜きの部分に、画像Ｂ
が、キー信号Ｋにおける黒塗りの部分に、画像Ａが、そ
れぞれ現れたものとなっている。

【０００９】ところで、クロマキー回路３２が出力する
キー信号Ｋは、一般に、０か、または１のいずれかの値
をとるため、合成画像Ｃの、３次元物体の境界に相当す
る部分では、いわゆるジャギー（斜め方向のエッジに、
階段状のギザギザが発生すること）が発生し、これによ
り、合成画像Ｃが不自然な画像になることがある。そこ
で、このジャギーを低減するアンチエイリアシングを行
うための、例えば、図１２に示すようなフィルタ回路３
３が必要となる。

【００１０】即ち、フィルタ回路３３には、クロマキー
回路３２が出力するキー信号Ｋが供給されるようになさ
れている。フィルタ回路３３では、クロマキー回路３２
からのキー信号Ｋがフィルタリングされ、これにより、
そのキー信号Ｋのうち、３次元物体の境界部分を構成す
る画素については、０より大きく１より小さい中間値に
され、その結果、フィルタ回路３３からは、アンチエイ
リアシングの施されたキー信号Ｋが出力される。

【００１１】そして、合成装置３１では、フィルタ回路
３３が出力する、アンチエイリアシングの施されたキー
信号Ｋを用い、式（１）にしたがって、画像Ａに、画像
Ｂが合成される。これにより、合成装置３１からは、ジ
ャギーの低減された合成画像Ｃが出力される。

【００１２】

【発明が解決しようとする課題】以上のように、従来の
画像合成システムでは、合成装置３１の他に、キー信号
Ｋを生成するためのクロマキー回路３２が必要となり、
また、ジャギーを低減するためには、フィルタ回路３３
が必要となる。さらに、図１１および図１２には図示し
ていないが、画像Ａに合成する３次元画像Ｂを生成する
３次元描画装置も必要となる。従って、従来の画像合成
システムは、大規模なシステムとなる課題があった。

【００１３】本発明は、このような状況に鑑みてなされ
たものであり、小規模なシステムで、所定の画像に、３
次元画像を合成することができるようにするものであ
る。

【００１４】

【課題を解決するための手段】請求項１に記載の画像合
成装置は、第１の画像を記憶する画像記憶手段と、３次
元画像を構成する１以上の単位図形を、その単位図形の
頂点およびその頂点における画素値に基づいて、画像記
憶手段に描画することにより、第１の画像に、第２の画
像を合成する描画手段とを備えることを特徴とする。

【００１５】請求項７に記載の画像合成方法は、画像を
記憶する画像記憶手段に、第１の画像を記憶させ、３次
元画像を構成する１以上の単位図形を、その単位図形の
頂点およびその頂点における画素値に基づいて、画像記
憶手段に描画することにより、第１の画像に、第２の画
像を合成することを特徴とする。

【００１６】請求項１に記載の画像合成装置において
は、画像記憶手段は、第１の画像を記憶し、描画手段
は、３次元画像を構成する１以上の単位図形を、その単
位図形の頂点およびその頂点における画素値に基づい
て、画像記憶手段に描画することにより、第１の画像
に、第２の画像を合成するようになされている。

【００１７】請求項７に記載の画像合成方法において
は、画像を記憶する画像記憶手段に、第１の画像を記憶
させ、３次元画像を構成する１以上の単位図形を、その
単位図形の頂点およびその頂点における画素値に基づい
て、画像記憶手段に描画することにより、第１の画像
に、第２の画像を合成するようになされている。

【００１８】

【発明の実施の形態】図１は、本発明を適用した画像合
成システムの一実施の形態の構成例を示している。この
画像合成システムにおいては、自然画などの画像Ａ（第
１の画像）に、３次元画像Ｂ（第２の画像）が合成さ
れ、合成画像Ｃが出力されるようになされている。

【００１９】即ち、合成の対象となる画像Ａは、例え
ば、動画像であり、ビデオキャプチャ回路１に供給され
るようになされている。ビデオキャプチャ回路１は、画
像Ａに対して、Ａ／Ｄ変換などの所定の処理を施し、例
えば、１フレーム単位で、その端子Ｖ_inから出力する。
ビデオキャプチャ回路１が出力する画像Ａは、スイッチ
３Ａ乃至３Ｃに供給されるようになされている。

【００２０】３次元描画装置２（描画手段）は、３次元
画像を描画する専用のデバイス（例えば、ＬＳＩ（Larg
e Scale Integration））で、メモリ装置４への３次元
画像の描画に関して、高度な機能を備えている。３次元
描画装置２は、その内蔵するメモリ（プログラムメモ
リ）（図示せず）に記憶された３次元画像を描画（レン
ダリング）するためのプログラムを実行することで、図
示せぬコンピュータなどから供給される描画コマンドに
対応した３次元画像、即ち、ここでは、画像Ａに合成す
る画像Ｂを構成する１以上のポリゴン（単位図形）を、
スイッチ３Ａ乃至３Ｃのうちのいずれかを介して、メモ
リ装置４に書き込む（描画する）ようになされている。
即ち、３次元描画装置２の端子Ｄ_inは、スイッチ３Ａ乃
至３Ｃに接続されており、３次元描画装置２は、この端
子Ｄ_inおよびスイッチ３Ａ乃至３Ｃのうちのいずれかを
介して、メモリ装置４にアクセスし、そこに、３次元画
像を描画するようになされている。

【００２１】スイッチ３Ａ乃至３Ｃは、例えば、２対１
のバススイッチで、制御回路６の制御にしたがい、ビデ
オキャプチャ回路１の端子Ｖ_inとメモリ装置４とを接続
するとともに、３次元描画装置２の端子Ｄ_inとメモリ装
置４とを接続するようになされている。即ち、スイッチ
３Ａ乃至３Ｃは、メモリ装置４を構成する３つのメモリ
バンクであるＡバンク４Ａ，Ｂバンク４Ｂ，Ｃバンク４
Ｃの端子Ａ_in，Ｂ_in，Ｃ_inとそれぞれ接続されている。
そして、スイッチ３Ａは、ビデオキャプチャ回路１の端
子Ｖ_in、または３次元描画装置２の端子Ｄ_inのうちのい
ずれか一方と、Ａバンク４Ａの端子Ａ_inとを電気的に接
続するようになされている。同様に、スイッチ３Ｂは、
ビデオキャプチャ回路１の端子Ｖ_in、または３次元描画
装置２の端子Ｄ_inのうちのいずれか一方と、Ｂバンク４
Ｂの端子Ｂ_inとを、スイッチ３Ｃは、ビデオキャプチャ
回路１の端子Ｖ_in、または３次元描画装置２の端子Ｄ_in
のうちのいずれか一方と、Ｃバンク４Ｃの端子Ｃ_inと
を、それぞれ電気的に接続するようになされている。な
お、スイッチ３Ａ乃至３Ｃは、バススイッチであるか
ら、ビデオキャプチャ回路１または３次元描画装置２
と、メモリ装置４とを、それらの間で双方向のデータの
やりとりが可能なように接続するようになされている。

【００２２】メモリ装置４（画像記憶手段）は、上述し
た３つのＡバンク４Ａ，Ｂバンク４Ｂ，Ｃバンク４Ｃ
（第１乃至第３の記憶手段）と、Ｚバッファ４Ｚとで構
成されている。Ａバンク４Ａ，Ｂバンク４Ｂ，Ｃバンク
４Ｃそれぞれは、少なくとも１画面分の画像を記憶する
ことのできる記憶容量を有しており、端子Ａ_in，Ｂ_in，
Ｃ_inそれぞれから供給されるデータを記憶するようにな
されている。また、Ａバンク４Ａ，Ｂバンク４Ｂ，Ｃバ
ンク４Ｃそれぞれは、その記憶値を、端子Ａ_out，
Ｂ_out，Ｃ_outそれぞれから、セレクタ５に出力するよう
になされている。Ｚバッファ４Ｚは、３次元描画装置２
がメモリ装置４（Ａバンク４Ａ，Ｂバンク４Ｂ，Ｃバン
ク４Ｃ）に描画したポリゴンの奥行きに関する位置情報
であるＺ値を記憶するようになされている。即ち、３次
元描画装置２は、Ｚバッファ４Ｚを用い、Ａバンク４
Ａ，Ｂバンク４Ｂ，Ｃバンク４Ｃに対して、ポリゴンを
構成する画素のＲＧＢ（Red, Green, Blue）値を書き込
むようになされている。なお、Ａバンク４Ａ，Ｂバンク
４Ｂ，Ｃバンク４Ｃは、例えば、デュアルポートの半導
体メモリなどで構成されている。

【００２３】セレクタ５は、３入力１出力のセレクタ
で、制御回路６の制御にしたがい、Ａバンク４Ａ，Ｂバ
ンク４Ｂ，Ｃバンク４Ｃの端子Ａ_out，Ｂ_out，Ｃ_outの
うちのいずれかを選択し、その選択した端子のバンクの
記憶値を、自身の端子Ｖ_outから、合成画像Ｃとして出
力するようになされている。ここで、セレクタ５は、Ａ
バンク４Ａ，Ｂバンク４Ｂ，Ｃバンク４Ｃの端子
Ａ_out，Ｂ_out，Ｃ_outから、自身の端子Ｖ_outの方向にの
みデータを通すようになされている。なお、セレクタ５
の替わりに、スイッチ３Ａ乃至３Ｃと同様の双方向のデ
ータ転送が可能なバススイッチを用いることも可能であ
る。

【００２４】制御回路６（制御手段）は、例えば、そこ
に供給される画像Ａの垂直同期信号にしたがい、スイッ
チ３Ａ乃至３Ｃおよびセレクタ５を制御するようになさ
れている。即ち、制御回路６は、Ａバンク４Ａ，Ｂバン
ク４Ｂ，Ｃバンク４Ｃのうちの１のバンクに対して、ビ
デオキャプチャ回路１が出力する画像Ａが記憶されるの
と同時に、他の１のバンクに対して、３次元描画装置２
による３次元画像Ｂの描画が行われるとともに、さらに
他の１のバンクから、その記憶値が読み出されるよう
に、スイッチ３Ａ乃至３Ｃおよびセレクタ５を制御する
ようになされている。なお、制御回路６には、画像Ａの
垂直同期信号の他、描画の終了を指示する描画終了信号
も供給されるようになされており、制御回路６は、この
描画終了信号を受信した場合、図１の画像合成システム
の動作を停止させるようになされている。

【００２５】次に、図１の画像合成システムの動作につ
いて説明するが、その前に、３次元描画装置２による３
次元画像の描画について説明する。

【００２６】３次元描画装置２は、例えば、３次元画像
を描画する、一般的な３ＣＧ（Computer Graphics）シ
ステムなどに用いることのできるもので、図２は、その
ような３ＣＧシステムの構成例を示している。なお、図
２の３ＣＧシステムにおいて、図１の画像合成システム
における場合と対応する部分については、同一の符号を
付してある。

【００２７】スイッチ１３は、例えば、１対２のバスス
イッチで、制御回路１６の制御にしたがい、３次元描画
装置２の端子Ｄ_inとメモリ装置１４とを接続するように
なされている。即ち、スイッチ１３は、３次元描画装置
２の端子Ｄ_inと接続されているとともに、メモリ装置１
４を構成する２つのバンクであるＡバンク４Ａ，Ｂバン
ク４Ｂの端子Ａ_in，Ｂ_inとそれぞれ接続されている。そ
して、スイッチ１３は、３次元描画装置２の端子Ｄ
_inと、Ａバンク４Ａの端子Ａ_inまたはＢバンク４Ｂの端
子Ｂ_inのうちのいずれか一方とを電気的に接続するよう
になされている。なお、スイッチ１３は、例えば、図１
のスイッチ３Ａ乃至３Ｃと同様に、双方向のデータ転送
が可能なように接続を行うようになされている。

【００２８】メモリ装置１４は、上述した２つのＡバン
ク４Ａ，Ｂバンク４Ｂと、Ｚバッファ４Ｚとで構成され
ている。セレクタ１５は、２入力１出力のセレクタで、
制御回路１６の制御にしたがい、Ａバンク４Ａ，Ｂバン
ク４Ｂの端子Ａ_out，Ｂ_outのうちのいずれかを選択し、
自身の端子Ｖ_outと電気的に接続して、選択した端子の
バンクの記憶値、即ち、３次元画像を出力するようにな
されている。ここで、セレクタ１５は、例えば、図１の
セレクタ５と同様に、１方向にのみのデータ転送が可能
なように接続を行うようになされている。なお、セレク
タ１５の替わりに、スイッチ１３と同様の双方向のデー
タ転送が可能なバススイッチを用いることも可能であ
る。

【００２９】制御回路１６は、そこに供給される垂直同
期信号にしたがい、スイッチ１３およびセレクタ１５を
制御するようになされている。即ち、制御回路１６は、
垂直同期信号を受信するごとに、３次元描画装置２の端
子Ｄ_inに対して、Ａバンク４Ａの端子Ａ_inまたはＢバン
ク４Ｂの端子Ｂ_inを交互に接続するように、スイッチ１
３を制御するとともに、３次元描画装置２の端子Ｄ_inと
Ａバンク４Ａの端子Ａ_inとが接続されているときには、
Ｂバンク４Ｂの端子Ｂ_outを選択し、３次元描画装置２
の端子Ｄ_inとＢバンク４Ｂの端子Ｂ_inとが接続されてい
るときには、Ａバンク４Ａの端子Ａ_outを選択するよう
に、セレクタ１５を制御するようになされている。

【００３０】ここで、セレクタ１５が出力する３次元画
像が、例えば、ＣＲＴ（Cathod RayTube）に供給されて
表示される場合には、制御回路１６には、そのＣＲＴで
用いられている垂直同期信号が供給される。また、セレ
クタ１５が出力する３次元画像が、ＣＲＴ以外の、例え
ば、液晶ディスプレイなどに供給されて表示される場合
には、制御回路１６には、垂直同期信号の替わりに、液
晶ディスプレイにおける１画面の表示の終了を表す信号
が供給される。

【００３１】制御回路１６には、図１の制御回路６と同
様に、垂直同期信号の他、描画の終了を指示する描画終
了信号も供給されるようになされており、制御回路１６
は、この描画終了信号を受信した場合、図２の３ＣＧシ
ステムの動作を停止させるようになされている。

【００３２】次に、図３のフローチャートを参照して、
図２の３ＣＧシステムによる３次元画像の描画処理につ
いて説明する。

【００３３】３ＣＧシステムに、３次元画像の描画を指
令する描画コマンドが供給されると、その描画コマンド
は、３次元描画装置２で受信される。そして、３次元描
画装置２が描画コマンドを受信すると、制御回路１６
は、ステップＳ１において、スイッチ１３を制御し、３
次元描画装置２の端子Ｄ_inと、Ａバンク４Ａの端子Ａ_in
とを接続させるとともに、セレクタ１５を制御し、Ｂバ
ンク４Ｂの端子Ｂ_outを選択させる。そして、ステップ
Ｓ２に進み、３次元描画装置２は、Ａバンク４Ａまたは
Ｂバンク４Ｂのうちの、スイッチ１３を介して接続され
ている方、即ち、いまの場合、Ａバンク４Ａの記憶内容
をクリアする。さらに、３次元描画装置２は、ステップ
Ｓ３において、その端子Ｄ_inと電気的に接続されている
端子Ａ_inを介して、Ａバンク４Ａに対して、描画コマン
ドに対応した３次元画像を構成するポリゴンを描画する
描画処理を行う。

【００３４】このようにして、Ａバンク４Ａに対するポ
リゴンの描画が開始されると、セレクタ１５に選択され
ている端子Ｂ_outのＢバンク４Ｂからは、その記憶値、
即ち、後述するステップＳ８の描画処理で描画された３
次元画像の読み出しが開始され、セレクタ１５を介して
出力される。なお、Ａバンク４Ａに対して、最初の画面
のポリゴンの描画が開始された場合においては、Ｂバン
ク４Ｂには、まだ、３次元画像が記憶されていないた
め、Ｂバンク４Ｂからの読み出しは行われない。

【００３５】その後、Ａバンク４Ａに対する１画面分の
ポリゴンの描画が終了すると、ステップＳ４に進み、制
御回路１６において、垂直同期信号を受信したかどうか
が判定され、垂直同期信号を、まだ受信していないと判
定された場合、ステップＳ４に戻る。また、ステップＳ
４において、垂直同期信号を受信したと判定された場
合、即ち、Ｂバンク４Ｂからの１画面分の３次元画像の
読み出しが終了した場合、ステップＳ５に進み、制御回
路１６において、描画終了信号を受信したかどうかが判
定される。

【００３６】ステップＳ５において、描画終了信号を受
信していないと判定された場合、ステップＳ６に進み、
制御回路１６は、スイッチ１３を制御し、３次元描画装
置２の端子Ｄ_inと、Ｂバンク４Ｂの端子Ｂ_inとを接続さ
せるとともに、セレクタ１５を制御し、Ａバンク４Ａの
端子Ａ_outを選択させる。そして、ステップＳ７に進
み、３次元描画装置２は、Ａバンク４ＡまたはＢバンク
４Ｂのうちの、スイッチ１３を介して接続されている
方、即ち、いまの場合、Ｂバンク４Ｂの記憶内容をクリ
アする。さらに、３次元描画装置２は、ステップＳ８に
おいて、その端子Ｄ_inと電気的に接続されている端子Ｂ
_inを介して、Ｂバンク４Ｂに対して、描画コマンドに対
応した３次元画像を構成するポリゴンを描画する描画処
理を行う。

【００３７】このようにして、Ｂバンク４Ｂに対するポ
リゴンの描画が開始されると、セレクタ１５に選択され
ている端子Ａ_outのＡバンク４Ａからは、その記憶値、
即ち、上述のステップＳ３で描画された３次元画像の読
み出しが開始され、セレクタ１５を介して出力される。

【００３８】その後、Ａバンク４Ａに対する１画面分の
ポリゴンの描画が終了すると、ステップＳ９に進み、制
御回路１６において、垂直同期信号を受信したかどうか
が判定され、垂直同期信号を、まだ受信していないと判
定された場合、ステップＳ９に戻る。また、ステップＳ
９において、垂直同期信号を受信したと判定された場
合、即ち、Ａバンク４Ａからの１画面分の３次元画像の
読み出しが終了した場合、ステップＳ１０に進み、制御
回路１６において、描画終了信号を受信したかどうかが
判定される。ステップＳ１０において、描画終了信号を
受信していないと判定された場合、ステップＳ１に戻
り、以下、同様の処理が繰り返される。

【００３９】即ち、垂直同期信号を受信するごとに、つ
まり、１画面ごとに、３次元画像が、Ａバンク４Ａまた
はＢバンク４Ｂに対して交互に描画され、同時に、描画
がされていない方のバンク（描画中でない方のバンク）
から、既に描画された３次元画像が読み出される。

【００４０】そして、ステップＳ５またはＳ１０におい
て、描画終了信号を受信したと判定されると、処理を終
了する。

【００４１】なお、以上のように、Ａバンク４Ａまたは
Ｂバンク４Ｂに対する描画を、交互に行い、同時に、描
画がされていない方のバンクから、既に描画された３次
元画像を読み出すことにより、３次元画像を連続的に表
示する手法は、ダブルバッファ方式等と呼ばれており、
３次元画像のアニメーションのための高速化のテクニッ
クとして、広く用いられている。

【００４２】次に、図４のフローチャートを参照して、
図３のステップＳ３およびＳ８における、３次元描画装
置２による描画処理について説明する。ここで、３次元
描画装置２に対しては、描画コマンドとともに、３次元
画像を描画するのに必要なデータとして、少なくとも３
次元画像を定義（構成）する各ポリゴン（一般には３角
形）の、３次元空間上における各頂点の座標および色情
報（画素値）が与えられるようになっている。なお、３
次元画像を描画するのに必要なデータとしては、その
他、ポリゴンの各頂点における法線ベクトル（３次元形
状の、各ポリゴンの頂点における法線ベクトル）、光源
の位置、光源の色情報、視点の位置、３次元画像の画角
に関する情報などがあるが、３次元描画装置２に対し
て、描画コマンドとともに与えられるデータの種類は、
３次元描画装置２に描画させる３次元画像の種類によっ
て増減する。

【００４３】描画処理では、まず最初に、ステップＳ２
１において、３次元空間上の各ポリゴンに対して、視点
の位置に基づき、ジオメトリ処理が施され、さらに、ジ
オメトリ処理後のデータが透視変換される。その後、ス
テップＳ２２に進み、透視変換後の画面座標系における
ポリゴンについて、輝度計算やテクスチャアドレスの計
算が行われることにより、ポリゴンデータが求められ
る。

【００４４】ここで、ポリゴンデータとしては、例え
ば、Ｘ，Ｙ，Ｚ，Ｒ，Ｇ，Ｂ，α，Ｓ，Ｔ，Ｑ，Ｆなど
がある。

【００４５】ポリゴンデータＸ，Ｙ，Ｚ，Ｒ，Ｇ，Ｂ，
α，Ｓ，Ｔ，Ｑのうち、Ｘ，Ｙ，Ｚは、３角形のポリゴ
ンの３頂点それぞれのＸ，Ｙ，Ｚ座標をそれぞれ表し、
Ｒ，Ｇ，Ｂは、その３頂点それぞれにおける赤（Re
d）、緑（Green）、青（Blue）の輝度値を表している。

【００４６】αは、これから描画しようとする画素のＲ
ＧＢ値と、既に描画されている画素のＲＧＢ値とをαブ
レンディング（アルファブレンディング）する場合の、
そのブレンドの割合、即ち、既に描画されている画素の
ＲＧＢ値に対する、これから描画しようとする画素のＲ
ＧＢ値の透過率を表すブレンド（Blend）係数を表して
いる。なお、αは、例えば、０以上１以下の実数で、こ
れから描画しようとしている画素の画素値（ＲＧＢ値）
をＦ_cとするとともに、既に描画されている画素の画素
値をＢ_cとするとき、これらのαブレンディング結果と
しての画素値Ｃ_cは、例えば、前述の式（１）と同様の
次式により与えられる。Ｃ_c＝αＦ_c＋（１−α）Ｂ_c ・・・（２）

【００４７】Ｓ，Ｔ，Ｑは、３角形のポリゴンの３頂点
それぞれにおけるテクスチャ座標（テクスチャについて
の同次座標）を表す。即ち、ここでは、テクスチャマッ
ピング（texture mapping）によって、物体の表面に模
様（テクスチャ）が付されるようになされており、Ｓ，
Ｔ，Ｑは、このテクスチャマッピングにおいて用いられ
る。なお、Ｓ／Ｑ，Ｔ／Ｑそれぞれに、テクスチャサイ
ズ（Texture Size）を乗じた値がテクスチャアドレスと
なるようになされている。

【００４８】Ｆは、これから描画しようとしている画素
をぼやけさせる場合のそのぼやけの程度を表すフォグ
（fog）値で、例えば、この値が大きいほど、画素はぼ
やけて表示される。

【００４９】ポリゴンデータが求められた後は、ステッ
プＳ２３に進み、ポリゴンの奥行きに関する位置情報で
あるＺ値を記憶するＺバッファ４Ｚが、例えば、＋∞に
初期化され（ここでは、Ｚ値が、画面の奥側ほど大きく
なるとする）、ステップＳ２４に進む。ステップＳ２４
では、ポリゴンの頂点の座標が、サブピクセル精度化さ
れる。即ち、ポリゴンの頂点の座標は、いままでは、例
えば、浮動小数点などの精度で扱われるが、ステップＳ
２４で、サブピクセル（実際の画素より細かい単位の仮
想的な画素）の精度とされる。さらに、ステップＳ２４
では、サブピクセル精度でＤＤＡ（Digital Differntia
l Analize）演算が行われることにより、ポリゴンの辺
および内部を構成するサブピクセルのＲＧＢ値等が求め
られる。

【００５０】ここで、ＤＤＡ演算とは、２点間におい
て、線型補間により、その２点間を結ぶ線分を構成する
画素についての各値（ＲＧＢ値など）を求める演算であ
る。即ち、例えば、２点のうちの一方を始点とするとと
もに、他方を終点とし、その始点および終点に、ある値
が与えられているとき、終点に与えられている値と、始
点に与えられている値との差分を、その始点と終点との
間にある画素数で除算することで、始点および終点に与
えられている値の変化分（変化の割合）が求められ、こ
れを、始点から終点の方向に進むにつれて、始点に与え
られている値に順次加算（積算）することで、始点と終
点との間にある各画素における値が求められる。

【００５１】例えば、３角形のポリゴンについては、そ
の３頂点として、サブピクセルｐ１，ｐ２，ｐ３が与え
られているとするとき、サブピクセルｐ１とｐ２、サブ
ピクセルｐ２とｐ３、およびサブピクセルｐ１とｐ３に
対して、このようなＤＤＡ演算が、サブピクセル精度で
施され、これにより、ポリゴンの３辺上にあるサブピク
セルについてのポリゴンデータＺ，Ｒ，Ｇ，Ｂ，α，
Ｓ，Ｔ，Ｑが、さらには、そのポリゴン内部にあるサブ
ピクセルについてのポリゴンデータＺ，Ｒ，Ｇ，Ｂ，
α，Ｓ，Ｔ，Ｑが、Ｘ，Ｙ座標を変数として求められ
る。即ち、いわゆるグローシェーディング（Gouraud sh
ading）の手法で、ポリゴンの頂点を結ぶ線分（辺）上
のサブピクセルのポリゴンデータ、およびポリゴンの内
部のサブピクセルのポリゴンデータが求められる。

【００５２】そして、ステップＳ２５に進み、Ｚバッフ
ァ４Ｚを用いて、Ａバンク４ＡまたはＢバンク４Ｂに、
ポリゴンを構成する画素のＲＧＢ値が書き込まれる。

【００５３】ここで、３次元描画装置２において、ステ
ップＳ２５でＡバンク４ＡまたはＢバンク４Ｂに書き込
まれる最終的なＲＧＢ値は、例えば、次のようにして求
められるようになされている。

【００５４】即ち、３次元描画装置２は、ＤＤＡ演算結
果である、ポリゴンを構成する各サブピクセルについて
のポリゴンデータＸ，Ｙ，Ｚ，Ｒ，Ｇ，Ｂ，α，Ｓ，
Ｔ，Ｑに基づいてテクスチャマッピングを行う。具体的
には、３次元描画装置２は、例えば、Ｓ，Ｔそれぞれを
Ｑで除算することにより、テクスチャアドレスＵ（Ｓ
／Ｑ），Ｖ（Ｔ／Ｑ）を算出し、必要に応じて各種の
フィルタリング処理を行うことで、各サブピクセルの
Ｘ，Ｙ座標におけるテクスチャの色を算出する。即ち、
３次元描画装置２は、テクスチャアドレスＵ，Ｖに対応
するテクスチャデータ（これも、描画コマンドとともに
与えられるものとする）としてのＲＧＢ値と、ＤＤＡ演
算結果としてのＲＧＢ値とに各種のフィルタリング処理
を施し、即ち、例えば、両者を所定の割合で混合し、さ
らに、あらかじめ設定された色を、フォグ値Ｆにしたが
って混合し、ポリゴンを構成する各サブピクセルの最終
的なＲＧＢ値を算出する。

【００５５】そして、ステップＳ２５では、以上のよう
にしてＲＧＢ値が求められたサブピクセルのＺ値が、Ｚ
バッファ４Ｚに記憶されている、対応するサブピクセル
についてのＺ値以下の場合、求められたＲＧＢ値が、式
（２）にしたがい、Ａバンク４ＡまたはＢバンク４Ｂに
書き込まれる。さらに、そのＲＧＢ値が書き込まれたサ
ブピクセルのＺ値によって、Ｚバッファ４Ｚの記憶値が
更新される。なお、ＲＧＢ値が求められたサブピクセル
のＺ値が、Ｚバッファ４Ｚに記憶されている、対応する
サブピクセルについてのＺ値より大きい場合には、ＲＧ
Ｂ値の書き込みは行われない。また、１画素を構成する
サブピクセルのうちの１つだけが書き込まれる場合に
は、そのサブピクセルのＲＧＢ値が、Ａバンク４Ａまた
はＢバンク４Ｂの、そのサブピクセルを含む画素に対応
するアドレスに書き込まれるが、１画素を構成するサブ
ピクセルのうちの複数が書き込まれる場合においては、
その複数のサブピクセルのＲＧＢ値の、例えば平均値な
どが書き込まれる。

【００５６】以上のようにして、３次元画像を構成する
ポリゴンすべてについての画素の書き込みが終了する
と、描画処理を終了してリターンする。

【００５７】次に、図５のフローチャートを参照して、
図１の画像合成システムによる画像Ａに対する３次元画
像Ｂの合成処理について説明する。

【００５８】画像合成システムに、３次元画像の描画を
指令する描画コマンドが供給されると、その描画コマン
ドは、３次元描画装置２で受信される。そして、３次元
描画装置２が描画コマンドを受信すると、制御回路６
は、ステップＳ３１において、スイッチ３Ａおよび３Ｂ
を制御し、ビデオキャプチャ回路１の端子Ｖ_inと、Ａバ
ンク４Ａの端子Ａ_inとを接続させるとともに、３次元描
画装置２の端子Ｄ_inと、Ｂバンク４Ｂの端子Ｂ_inとを接
続させる。さらに、制御回路６は、ステップＳ３１にお
いて、セレクタ１５を制御し、Ｃバンク４Ｃの端子Ｃ
_outを選択させる。

【００５９】これにより、Ａバンク４Ａ，Ｂバンク４
Ｂ、またはＣバンク４Ｃのうちのビデオキャプチャ回路
１と電気的に接続されているもの、即ち、いまの場合、
Ａバンク４Ａに対して、ビデオキャプチャ回路１が出力
する１画面分の画像Ａの書き込みが開始される。

【００６０】そして、ステップＳ３２に進み、３次元描
画装置２は、Ａバンク４Ａ，Ｂバンク４Ｂ、またはＣバ
ンク４Ｃのうちの電気的に接続されているもの、即ち、
いまの場合、Ｂバンク４Ｂに対して、描画コマンドに対
応した３次元画像Ｂを構成するポリゴンを描画する描画
処理を、例えば、図４で説明したようにして行う。ここ
で、Ｂバンク４Ｂには、後述するステップＳ３９におい
て、ビデオキャプチャ回路１の端子Ｖ_inと、Ｂバンク４
Ｂの端子Ｂ_inとが接続されることにより、ビデオキャプ
チャ回路１が出力する１画面分の画像Ａが書き込まれて
いる。従って、ステップＳ３２では、そのようなＢバン
ク４Ｂに対して、そのクリアを行わずに、３次元画像Ｂ
の書き込みが行われるから、Ｂバンク４Ｂには、画像Ａ
に３次元画像Ｂを合成した合成画像Ｃが記憶されること
になる。

【００６１】Ｂバンク４Ｂに対するポリゴンの描画が開
始されると、セレクタ５に選択されている端子Ｃ_outの
Ｃバンク４Ｃからは、その記憶値、即ち、後述するステ
ップＳ４０の描画処理で３次元画像の描画が行われるこ
とにより得られる、画像Ａに３次元画像Ｂを合成した合
成画像Ｃの読み出しが開始され、セレクタ５を介して出
力される。なお、Ｂバンク４Ｂに対して、最初の画面の
ポリゴンの描画が開始された場合においては、Ｃバンク
４Ｃには、まだ、合成画像Ｃが記憶されていないため、
Ｃバンク４Ｃからの読み出しは行われない。

【００６２】ここで、３次元描画装置２による１画面分
の３次元画像の描画は、ビデオキャプチャ回路１が１画
面分の画像Ａを出力する時間よりも、短い時間で行われ
るものとする（この仮定は、３次元画像の描画に関して
専用のデバイスである３次元描画装置２について、一般
的に成立する）。

【００６３】その後、Ｂバンク４Ｂに対する１画面分の
ポリゴンの描画が終了すると、ステップＳ３３に進み、
制御回路６において、垂直同期信号を受信したかどうか
が判定され、垂直同期信号を、まだ受信していないと判
定された場合、ステップＳ３３戻る。また、ステップＳ
３３において、垂直同期信号を受信したと判定された場
合、即ち、Ａバンク４Ａへの１画面分の画像Ａの書き込
み、Ｂバンク４Ｂへの１画面分のポリゴンの描画、およ
びＣバンク４Ｃからの１画面分の合成画像Ｃの読み出し
が終了した場合、ステップＳ３４に進み、制御回路６に
おいて、描画終了信号を受信したかどうかが判定され
る。

【００６４】ステップＳ３４において、描画終了信号を
受信していないと判定された場合、ステップＳ３５に進
み、制御回路６は、スイッチ３Ａおよび３Ｃを制御し、
ビデオキャプチャ回路１の端子Ｖ_inと、Ｃバンク４Ｃの
端子Ｃ_inとを接続させるとともに、３次元描画装置２の
端子Ｄ_inと、Ａバンク４Ａの端子Ａ_inとを接続させる。
さらに、制御回路６は、ステップＳ３５において、セレ
クタ１５を制御し、Ｂバンク４Ｂの端子Ｂ_outを選択さ
せる。

【００６５】これにより、Ａバンク４Ａ，Ｂバンク４
Ｂ、またはＣバンク４Ｃのうちのビデオキャプチャ回路
１と電気的に接続されているもの、即ち、いまの場合、
Ｃバンク４Ｃに対して、ビデオキャプチャ回路１が出力
する１画面分の画像Ａ（前回、Ａバンク４Ａに書き込ま
れた画像Ａの画面の次の画面）の書き込みが開始され
る。

【００６６】そして、ステップＳ３６に進み、３次元描
画装置２は、Ａバンク４Ａ，Ｂバンク４Ｂ、またはＣバ
ンク４Ｃのうちの電気的に接続されているもの、即ち、
いまの場合、Ａバンク４Ａに対して、描画コマンドに対
応した３次元画像Ｂを構成するポリゴンを描画する描画
処理を、例えば、図４で説明したようにして行う。ここ
で、Ａバンク４Ａには、上述のステップＳ３１におい
て、ビデオキャプチャ回路１の端子Ｖ_inと、Ａバンク４
Ａの端子Ａ_inとが接続されることにより、ビデオキャプ
チャ回路１が出力する１画面分の画像Ａが書き込まれて
いる。従って、ステップＳ３６では、そのようなＡバン
ク４Ａに対して、そのクリアを行わずに、３次元画像Ｂ
の書き込みが行われるから、Ａバンク４Ａには、画像Ａ
に３次元画像Ｂを合成した合成画像Ｃが記憶されること
になる。

【００６７】Ａバンク４Ａに対するポリゴンの描画が開
始されると、セレクタ５に選択されている端子Ｂ_outの
Ｂバンク４Ｂからは、その記憶値、即ち、上述のステッ
プＳ３２の描画処理で３次元画像の描画が行われること
により得られる、画像Ａに３次元画像Ｂを合成した合成
画像Ｃの読み出しが開始され、セレクタ５を介して出力
される。なお、Ａバンク４Ａに対して、最初の画面のポ
リゴンの描画が開始された場合においては、Ｂバンク４
Ｂには、まだ、合成画像Ｃが記憶されていないため（前
回のステップＳ３２で描画された３次元画像Ｂだけしか
記憶されていないため）、Ｂバンク４Ｂからの読み出し
は行われない。

【００６８】その後、Ａバンク４Ａに対する１画面分の
ポリゴンの描画が終了すると、ステップＳ３７に進み、
制御回路６において、垂直同期信号を受信したかどうか
が判定され、垂直同期信号を、まだ受信していないと判
定された場合、ステップＳ３７戻る。また、ステップＳ
３７において、垂直同期信号を受信したと判定された場
合、即ち、Ａバンク４Ａへの１画面分のポリゴンの描
画、Ｂバンク４Ｂからの１画面分の合成画像Ｃの読み出
し、およびＣバンク４Ｃへの１画面分の画像Ａの書き込
みが終了した場合、ステップＳ３８に進み、制御回路６
において、描画終了信号を受信したかどうかが判定され
る。

【００６９】ステップＳ３８において、描画終了信号を
受信していないと判定された場合、ステップＳ３９に進
み、制御回路６は、スイッチ３Ｂおよび３Ｃを制御し、
ビデオキャプチャ回路１の端子Ｖ_inと、Ｂバンク４Ｂの
端子Ｂ_inとを接続させるとともに、３次元描画装置２の
端子Ｄ_inと、Ｃバンク４Ｃの端子Ｃ_inとを接続させる。
さらに、制御回路６は、ステップＳ３９において、セレ
クタ１５を制御し、Ａバンク４Ａの端子Ａ_outを選択さ
せる。

【００７０】これにより、Ａバンク４Ａ，Ｂバンク４
Ｂ、またはＣバンク４Ｃのうちのビデオキャプチャ回路
１と電気的に接続されているもの、即ち、いまの場合、
Ｂバンク４Ｂに対して、ビデオキャプチャ回路１が出力
する１画面分の画像Ａ（前回、Ｃバンク４Ｃに書き込ま
れた画像Ａの画面の次の画面）の書き込みが開始され
る。

【００７１】そして、ステップＳ４０に進み、３次元描
画装置２は、Ａバンク４Ａ，Ｂバンク４Ｂ、またはＣバ
ンク４Ｃのうちの電気的に接続されているもの、即ち、
いまの場合、Ｃバンク４Ｃに対して、描画コマンドに対
応した３次元画像Ｂを構成するポリゴンを描画する描画
処理を、例えば、図４で説明したようにして行う。ここ
で、Ｃバンク４Ｃには、上述のステップＳ３５におい
て、ビデオキャプチャ回路１の端子Ｖ_inと、Ｃバンク４
Ｃの端子Ｃ_inとが接続されることにより、ビデオキャプ
チャ回路１が出力する１画面分の画像Ａが書き込まれて
いる。従って、ステップＳ４０では、そのようなＣバン
ク４Ｃに対して、そのクリアを行わずに、３次元画像Ｂ
の書き込みが行われるから、Ｃバンク４Ｃには、画像Ａ
に３次元画像Ｂを合成した合成画像Ｃが記憶されること
になる。

【００７２】Ｃバンク４Ｃに対するポリゴンの描画が開
始されると、セレクタ５に選択されている端子Ａ_outの
Ａバンク４Ａからは、その記憶値、即ち、上述のステッ
プＳ３６の描画処理で３次元画像の描画が行われること
により得られる、画像Ａに３次元画像Ｂを合成した合成
画像Ｃの読み出しが開始され、セレクタ５を介して出力
される。

【００７３】その後、Ｃバンク４Ｃに対する１画面分の
ポリゴンの描画が終了すると、ステップＳ４１に進み、
制御回路６において、垂直同期信号を受信したかどうか
が判定され、垂直同期信号を、まだ受信していないと判
定された場合、ステップＳ４１戻る。また、ステップＳ
４１において、垂直同期信号を受信したと判定された場
合、即ち、Ａバンク４Ａからの１画面分の合成画像Ｃの
読み出し、Ｂバンク４Ｂへの１画面分の画像Ａの書き込
み、およびＣバンク４Ｃへの１画面分のポリゴンの描画
が終了した場合、ステップＳ４２に進み、制御回路６に
おいて、描画終了信号を受信したかどうかが判定され
る。

【００７４】ステップＳ４２において、描画終了信号を
受信していないと判定された場合、ステップＳ３１に戻
り、以下、同様の処理が繰り返される。

【００７５】即ち、垂直同期信号を受信するごとに、つ
まり、１画面ごとに、画像Ａが、Ａバンク４Ａ，Ｂバン
ク４Ｂ，Ｃバンク４Ｃに巡回的に記憶される。同時に、
Ａバンク４Ａ，Ｂバンク４Ｂ，Ｃバンク４Ｃのうち、前
回、画像Ａが記憶されたものに対して、３次元画像Ｂ
が、その記憶内容をクリアせずに描画され、これによ
り、画像Ａに３次元画像Ｂを合成した合成画像Ｃが生成
されるととともに、Ａバンク４Ａ，Ｂバンク４Ｂ，Ｃバ
ンク４Ｃのうち、前回、３次元画像Ｂが描画され、これ
により、画像Ａに３次元画像Ｂを合成した合成画像Ｃを
記憶しているものから、その合成画像Ｃが読み出され
る。

【００７６】その後、ステップＳ３４，Ｓ３８、または
Ｓ４２のうちのいずれかにおいて、描画終了信号を受信
したと判定されると、処理を終了する。

【００７７】従って、例えば、Ａバンク４Ａ，Ｂバンク
４Ｂ，Ｃバンク４Ｃのうちの、ある１のバンク（以下、
適宜、注目バンクという）に注目し、ビデオキャプチャ
回路１が、第Ｎ画面（フレームまたはフィールド）の画
像Ａを出力するタイミングで、ビデオキャプチャ回路１
と注目バンクとが接続されていたとすると、図６（Ａ）
に示すように、その第Ｎ画面の画像Ａが、注目バンクに
記憶される。その後、ビデオキャプチャ回路１が、第Ｎ
＋１画面の画像Ａの出力を開始すると、第Ｎ画面の画像
Ａが記憶されている注目バンクに対して、図６（Ｂ）に
示すように、３次元画像Ｂの描画が行われ、これによ
り、第Ｎ画面の画像Ａに、３次元画像Ｂを合成した合成
画像Ｃが生成される。さらに、ビデオキャプチャ回路１
が、第Ｎ＋２画面の画像Ａの出力を開始すると、図６
（Ｃ）に示すように、注目バンクに記憶された合成画像
Ｃの読み出しが行われる。そして、ビデオキャプチャ回
路１が、第Ｎ＋３画面の画像Ａの出力を開始すると、ビ
デオキャプチャ回路１と注目バンクとが再び接続され
て、第Ｎ＋３画面の画像Ａが、注目バンクに記憶され、
以下、同様の処理が行われる。

【００７８】以上のように、画像を記憶するＡバンク４
Ａ，Ｂバンク４Ｂ、またはＣバンクに、画像Ａを記憶さ
せ、３次元描画装置２に、その画像Ａが記憶されたＡバ
ンク４Ａ，Ｂバンク４Ｂ、またはＣバンクに対して、３
次元画像Ｂを描画させるようにしたので、画像Ａに、３
次元画像Ｂを合成した合成画像Ｃを生成することができ
る。

【００７９】即ち、キー信号Ｋにしたがって、画像Ａ
に、３次元画像Ｂを合成させる合成装置、３次元画像Ｂ
からキー信号Ｋを生成するクロマキー回路を用いること
なく、従って、小規模かつ低コストのシステムで、合成
画像Ｃを生成することが可能となる。

【００８０】また、本実施の形態では、１画面ごとに、
画像Ａを、Ａバンク４Ａ，Ｂバンク４Ｂ，Ｃバンク４Ｃ
に巡回的に記憶させるのと同時に、Ａバンク４Ａ，Ｂバ
ンク４Ｂ，Ｃバンク４Ｃのうち、前回、画像Ａが記憶さ
れたものに対して、３次元画像Ｂを、その記憶内容をク
リアせずに描画し、これにより、画像Ａに３次元画像Ｂ
を合成した合成画像Ｃを生成するととともに、Ａバンク
４Ａ，Ｂバンク４Ｂ，Ｃバンク４Ｃのうち、前回、３次
元画像Ｂが描画され、これにより、画像Ａに３次元画像
を合成した合成画像Ｃを記憶しているものから、その合
成画像Ｃを読み出すといった、いわばトリプルバッファ
方式を採用したため、画像Ａに、３次元画像Ｂをリアル
タイムで合成することが可能となる。

【００８１】即ち、図１のメモリ装置４を、Ａバンク４
Ａ，Ｂバンク４Ｂ，Ｃバンク４Ｃの３つのバンクで構成
するのではなく、例えば、図２のメモリ装置１４と同様
に、Ａバンク４Ａ，Ｂバンク４Ｂの２つのバンクで構成
した場合には、２つのバンクの一方に、画像Ａを記憶さ
せた後に、３次元画像Ｂを描画することにより、合成画
像Ｃを生成するのと並列して、他方のバンクから、その
記憶値を読み出す必要がある。しかしながら、外部から
供給される画像Ａをバンクに書き込むには、一般に、時
間を要するため、従って、一方のバンクに、画像Ａを記
憶させてから、３次元画像Ｂを描画するのでは、その描
画に必要な時間を十分確保することができなくなること
がある。これに対して、３つのバンクを用い、そのうち
の１のバンクには、画像Ａを書き込み、他の１のバンク
には、３次元画像Ｂを描画し、さらに他の１のバンクか
らは、合成画像Ｃを読み出すというトリプルバッファ方
式を採用した場合には、画像Ａを書き込む時間によっ
て、３次元画像Ｂを描画する時間が圧迫されることがな
く、合成画像Ｃを、リアルタイムで生成することができ
る。

【００８２】但し、３次元描画装置２による３次元画像
の描画速度が十分高速である場合には、上述したよう
に、メモリ装置４を、Ａバンク４Ａ，Ｂバンク４Ｂの２
つのバンクで構成し、その２つのバンクに対して、交互
に、画像Ａを記憶させてから、３次元画像Ｂを描画し、
同時に、他方のバンクから、その記憶値を読み出すよう
にしても良い。

【００８３】また、本実施の形態では、画像Ａの垂直同
期信号に同期して、３次元描画装置２が描画対象とする
バンクが切り替えられるので、連続した画像Ａ、つまり
動画Ａに対して、滑らかなアニメーションの３次元画像
Ｂを合成した合成画像Ｃを得ることができる。

【００８４】さらに、本実施の形態では、３次元描画装
置２において、ブレンド係数αに基づき、式（２）にし
たがって、バンクに既に記憶されている画像Ａに、３次
元画像Ｂが合成されるので、高品位なアンチエイリアシ
ングが施された合成画像Ｃを得ることができる。

【００８５】即ち、例えば、いま、図７（Ａ）に示した
ようなテクスチャと、図７（Ｂ）に示したようなブレン
ド係数α（図７（Ｂ）において、白い部分は１に、黒い
部分は０に、それぞれ相当し、濃度が中間的な部分は、
その濃度に対応した、０乃至１の範囲の中間値に相当す
る）とが、３次元描画装置２に対して与えられたとす
る。なお、図７（Ｂ）において、白抜きの部分（α＝１
の部分）と、黒色で塗りつぶした部分（α＝０の部分）
との境界部分では、ブレンド係数αの値は、滑らかに変
化している。

【００８６】以上のようなテクスチャおよびブレンド係
数αが与えられた場合、３次元描画装置２では、例え
ば、図８（Ａ）に示すように、図７（Ａ）のテクスチャ
が、図７（Ｂ）のブレンド係数αにしたがってポリゴン
に貼り付けられた３次元画像、即ち、貼り付けられたテ
クスチャの境界において、そのテクスチャの透過率が滑
らかに変化している３次元画像が、バンクに描画され
る。従って、バンクにおいて、既に、画像Ａが記憶され
ている場合に、図７（Ａ）のテクスチャが、図７（Ｂ）
のブレンド係数αにしたがってポリゴンに貼り付けられ
た３次元画像が描画されたときには、例えば、図８
（Ｂ）に示すようなジャギーの十分低減された合成画像
が得られることになる。

【００８７】ここで、ブレンド係数αを用いずに描画し
たポリゴンに、図７（Ａ）のテクスチャを貼り付けた３
次元画像を、図９（Ａ）に、その３次元画像を、既に画
像Ａが記憶されているバンクに描画して得た合成画像
を、図９（Ｂ）にそれぞれ示す。図８では、ジャギーが
低減されているのに対し、図９では、ジャギーが目立っ
ている。

【００８８】また、ブレンド係数αは、画素単位やポリ
ゴン単位などで設定することが可能であり、３次元画像
のエッジ形状などに適したアンチエイリアシングを施し
たり、さらに、半透明の３次元画像を合成した合成画像
を得ることも可能となる。

【００８９】ここで、前述の図１２で説明したように、
３次元画像に対してクロマキー処理を施すことにより生
成したキー信号Ｋをフィルタリングすることによりジャ
ギーを低減させる場合には、１画面のキー信号Ｋ全体
が、一律にフィルタリングされる。画像Ａと３次元画像
Ｂとを合成する場合においては、３次元画像Ｂに表示さ
れた３次元物体が、キー信号Ｋによってぬかれるが、３
次元物体が、上述のように全体が一律にフィルタリング
されたキー信号Ｋによってぬかれると、その３次元物体
と背景との境界部分では、背景部分も抜かれてしまう。
そして、このように、背景部分もぬかれた３次元物体が
表示された３次元画像Ｂを、画像Ａに合成した合成画像
Ｃには、３次元画像Ｂの背景が表示されてしまうことに
なる。これに対して、図１の画像合成システムにおいて
は、そのようなことがない。

【００９０】次に、図１０は、本発明を適用した画像合
成システムの他の実施の形態の構成例を示している。な
お、図中、図１における場合と対応する部分について
は、同一の符号を付してある。即ち、この実施の形態に
おいては、スイッチ３Ａ乃至３Ｃ、または制御回路６に
それぞれ替えて、スイッチ２３Ａ乃至２３Ｃ、または制
御回路２６が設けられており、セレクタ５が設けられて
いない他は、基本的に、図１における場合と同様に構成
されている。但し、メモリ装置４を構成するＡバンク４
Ａ，Ｂバンク４Ｂ、およびＣバンク４Ｃは、図１の実施
の形態では、デュアルポートの半導体メモリで構成され
ていたが、図１０の実施の形態では、例えば、シングル
ポートの半導体メモリで構成されている。従って、図１
の実施の形態では、Ａバンク４Ａ，Ｂバンク４Ｂ、また
はＣバンク４Ｃに対しては、端子Ａ_in，Ｂ_in，Ｃ_inをそ
れぞれ介してデータが書き込まれ、また、端子Ａ_out，
Ｂ_out，Ｃ_outをそれぞれ介してデータが読み出されるよ
うになされていたが、図１０の実施の形態では、Ａバン
ク４Ａ，Ｂバンク４Ｂ、またはＣバンク４Ｃに対して、
端子Ａ_in，Ｂ_in，Ｃ_inをそれぞれ介してデータの読み書
きが行われるようになされている。

【００９１】スイッチ２３Ａ乃至２３Ｃは、例えば、３
対１のバススイッチで、制御回路２６の制御にしたが
い、ビデオキャプチャ回路１または３次元描画装置２
と、メモリ装置４との間を、図１のスイッチ３Ａ乃至３
Ｃと同様に接続する他、Ａバンク４Ａ，Ｂバンク４Ｂ，
Ｃバンク４Ｃの端子Ａ_in，Ｂ_in，Ｃ_inのうちのいずれか
を選択し、その選択した端子のバンクの記憶値を、合成
画像Ｃとして出力するようになされている。即ち、スイ
ッチ２３Ａ乃至２３Ｃそれぞれは、図１のスイッチ３Ａ
乃至３Ｃとして機能する他、図１のセレクタ５としても
機能するようになされている。

【００９２】制御回路２６は、スイッチ２３Ａ乃至２３
Ｃを、図１の制御回路６がスイッチ３Ａ乃至３Ｃを制御
するのと同様に制御する他、Ａバンク４Ａ，Ｂバンク４
Ｂ，Ｃバンク４Ｃが図１のセレクタ５によって選択され
るのと同様に選択されるように制御するようになされて
いる。

【００９３】従って、図１０の画像合成システムでは、
制御回路２６が、スイッチ２３Ａ乃至２３Ｃを制御する
ことにより、ビデオキャプチャ回路１が出力する画像Ａ
が、１画面ごとに、Ａバンク４Ａ，Ｂバンク４Ｂ，Ｃバ
ンク４Ｃに巡回的に記憶される。同時に、Ａバンク４
Ａ，Ｂバンク４Ｂ，Ｃバンク４Ｃのうち、前回、画像Ａ
が記憶されたものに対して、３次元画像Ｂが、その記憶
内容をクリアせずに描画され、これにより、画像Ａに３
次元画像Ｂを合成した合成画像Ｃが生成される。さら
に、スイッチ２３Ａ乃至２３Ｃのうち、前回、３次元画
像Ｂが描画され、これにより、画像Ａに３次元画像を合
成した合成画像Ｃを記憶しているバンクに接続されてい
るものが、そのバンクを選択し、そこに記憶されている
合成画像Ｃを読み出して出力する。

【００９４】なお、本実施の形態においては、画像Ａが
動画であるものとして説明を行ったが、本発明は、画像
Ａが静止画である場合にも適用可能である。

【００９５】また、本実施の形態では、メモリ装置４
を、３つのバンクで構成するようにしたが、メモリ装置
４は４以上のバンクで構成することも可能である。

【００９６】

【発明の効果】以上の如く、本発明の画像合成装置およ
び画像合成方法によれば、画像記憶手段に、第１の画像
が記憶され、３次元画像を構成する１以上の単位図形
が、その単位図形の頂点およびその頂点における画素値
に基づいて、画像記憶手段に描画されることにより、第
１の画像に、３次元画像である第２の画像が合成され
る。従って、小規模なシステムで、第１の画像に、３次
元画像である第２の画像を合成することができる。

【図面の簡単な説明】

【図１】本発明を適用した画像合成システムの一実施の
形態の構成例を示すブロック図である。

【図２】図１の３次元描画装置を利用した３ＣＧシステ
ムの構成例を示すブロック図である。

【図３】図２の３ＣＧシステムの動作を説明するための
フローチャートである。

【図４】図３のステップＳ３およびＳ８における描画処
理の詳細を説明するためのフローチャートである。

【図５】図１の画像合成システムの動作を説明するため
のフローチャートである。

【図６】図１の画像合成システムの動作を説明するため
の図である。

【図７】テクスチャとブレンド係数αとを示す図であ
る。

【図８】ブレンド係数αを用いて３次元画像の描画を行
った結果を示す図である。

【図９】ブレンド係数αを用いずに３次元画像の描画を
行った結果を示す図である。

【図１０】本発明を適用した画像合成システムの他の実
施の形態の構成例を示すブロック図である。

【図１１】従来の画像合成システムの一例の構成を示す
ブロック図である。

【図１２】従来の画像合成システムの他の一例の構成を
示すブロック図である。

【符号の説明】

１ビデオキャプチャ回路，２３次元描画装置（描
画手段），３Ａ乃至３Ｃスイッチ，４メモリ装
置（画像記憶手段），４ＡＡバンク（第１の記憶手
段），４ＢＢバンク（第２の記憶手段），４Ｃ
Ｃバンク（第３の記憶手段），４ＺＺバッファ，
５セレクタ，６制御回路（制御手段），１３
スイッチ，１４メモリ装置，１５セレクタ，
１６制御回路，２３Ａ乃至２３Ｃスイッチ，２
６制御回路（制御手段）

Claims

【特許請求の範囲】

【請求項１】第１の画像に、１以上の単位図形で定義
される３次元画像である第２の画像を合成する画像合成
装置であって、前記第１の画像を記憶する画像記憶手段と、前記３次元画像を構成する１以上の単位図形を、その単
位図形の頂点およびその頂点における画素値に基づい
て、前記画像記憶手段に描画することにより、前記第１
の画像に、前記第２の画像を合成する描画手段とを備え
ることを特徴とする画像合成装置。
【請求項２】前記画像記憶手段は、少なくとも１画面
分の画像をそれぞれ記憶可能な第１乃至第３の記憶手段
を有し、前記第１乃至第３の記憶手段における画像の読み書きを
制御する制御手段をさらに備えることを特徴とする請求
項１に記載の画像合成装置。
【請求項３】前記制御手段は、前記第１乃至第３の記
憶手段のうちの１の記憶手段に対して、前記第１の画像
が記憶されるのと同時に、他の１の記憶手段に対して、
前記描画手段による前記３次元画像の描画が行われると
ともに、さらに他の１の記憶手段から、その記憶値が読
み出されるように制御を行うことを特徴とする請求項２
に記載の画像合成装置。
【請求項４】前記制御手段は、前記第１の画像を、１
画面単位で、前記第１乃至第３の記憶手段に、巡回的に
記憶させていくことを特徴とする請求項３に記載の画像
合成装置。
【請求項５】前記第１乃至第３の記憶手段は、デュア
ルポートのメモリであることを特徴とする請求項２に記
載の画像合成装置。
【請求項６】前記描画手段は、画像の透過率を制御す
るための係数にも基づいて、前記画像記憶手段への単位
図形の書き込みを行うことを特徴とする請求項１に記載
の画像合成装置。
【請求項７】第１の画像に、１以上の単位図形で定義
される３次元画像である第２の画像を合成する画像合成
方法であって、画像を記憶する画像記憶手段に、前記第１の画像を記憶
させ、前記３次元画像を構成する１以上の単位図形を、その単
位図形の頂点およびその頂点における画素値に基づい
て、前記画像記憶手段に描画することにより、前記第１
の画像に、前記第２の画像を合成することを特徴とする
画像合成方法。
【請求項８】前記画像記憶手段は、少なくとも１画面
分の画像をそれぞれ記憶可能な第１乃至第３の記憶手段
を有し、前記第１乃至第３の記憶手段における画像の読み書きを
制御することを特徴とする請求項７に記載の画像合成方
法。
【請求項９】前記第１乃至第３の記憶手段のうちの１
の記憶手段に対して、前記第１の画像が記憶されるのと
同時に、他の１の記憶手段に対して、前記描画手段によ
る前記３次元画像の描画が行われるとともに、さらに他
の１の記憶手段から、その記憶値が読み出されるように
制御を行うことを特徴とする請求項８に記載の画像合成
方法。
【請求項１０】前記第１の画像が、１画面単位で、前
記第１乃至第３の記憶手段に、巡回的に記憶されていく
ように制御を行うことを特徴とする請求項９に記載の画
像合成方法。
【請求項１１】前記第１乃至第３の記憶手段は、デュ
アルポートのメモリであることを特徴とする請求項８に
記載の画像合成方法。
【請求項１２】前記画像記憶手段への単位図形の書き
込みを、画像の透過率を制御するための係数にも基づい
て行うことを特徴とする請求項７に記載の画像合成方
法。