JPH01201965A - 不揮発性記憶装置の製造方法 - Google Patents

不揮発性記憶装置の製造方法

Info

Publication number
JPH01201965A
JPH01201965A JP63025822A JP2582288A JPH01201965A JP H01201965 A JPH01201965 A JP H01201965A JP 63025822 A JP63025822 A JP 63025822A JP 2582288 A JP2582288 A JP 2582288A JP H01201965 A JPH01201965 A JP H01201965A
Authority
JP
Japan
Prior art keywords
silicon oxide
oxide film
film
silicon nitride
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63025822A
Other languages
English (en)
Inventor
Kazuo Sato
和夫 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electronics Corp filed Critical Matsushita Electronics Corp
Priority to JP63025822A priority Critical patent/JPH01201965A/ja
Publication of JPH01201965A publication Critical patent/JPH01201965A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は、MNOS (金属−窒化シリコン膜−酸化シ
リコン膜−半導体)型の電界効果トランジスタからなる
不揮発性記憶装置の製造方法に関するものである。
(従来の技術) 従来、不揮発性記憶装置の代表的なものとして、MNO
8構造の半導体記憶装置がよく知られている。MNO5
型不揮発性記憶装置は、窒化シリコン膜と薄い酸化シリ
コン膜の界面または、その近傍の窒化シリコン膜中に生
じたトラップ準位に、半導体基板側から電荷の1−ンネ
リング注入、蓄積を行い、トランジスタのしきい値電圧
(Vth)を変化させて情報を記憶させることを原理と
するものである。
第2図に従来の製造方法によって得られたMNO8型半
導体記憶装置の断面構造を示す。同図において、11は
P型シリコン基板、12および13はN型の選択拡散領
域であり、ソース領域およびドレイン領域と呼ばれる。
14は厚い酸化シリコン膜、15はトンネリング媒体と
なりうる薄い酸化シリコン膜、16は窒化シリコン膜、
17はアルミニウム膜からなるゲート電極である。
第2図に示すようなMNO3型不揮発性記憶装置におい
て、薄い酸化シリコン膜15と窒化シリコン膜16の界
面の形成が非常に重要であるが、従来の製造方法では、
トンネリング媒体となりうる薄い(20人程度)酸化シ
リコン膜15を熱酸化により形成したのち、直ちに酸化
シリコン膜15上に、気相成長法により箪化シリコン膜
16を形成して、酸化シリコン−窒化シリコン界面を形
成する方法が通常であった。
(発明が解決しようとする課題) 上記、従来のMNO8型不揮発性記憶装置の電気的特性
として、(a)酸化シリコン膜と窒化シリコン膜の界面
もしくは、その近傍の窒化シリコン膜中の電#f蓄積と
非蓄積状態に対応するヒステリシス曲線の上下の幅ΔV
th(L、きい値電圧の窓の大きさ)。(b)蓄積、非
蓄積状態の電荷の記憶保持特性。(c)繰返し書き込み
、消去を行ったのちの(a)、(b)項の劣化特性。な
どの特性が、実用上極めて重要であり、さらに、これら
の特性が精度よく安疋して得られることが、MNO8型
不揮発性記憶装置の製造上の最大の課題であり、また実
用上の重大な問題となっている。特に、従来の酸化シリ
コン膜15の上に薫化シリコン膜16を直接、気相成長
法により形成する方法では、酸化シリコン膜15と窒化
シリコン膜16との界面は、構造物性が異なる材料が機
械的に接した一種の不連続面であり、界面に歪や欠陥が
発生することが多い。このような歪や欠陥は、電荷のト
ラップの分布、酸化シリコン−半導体界面、および酸化
シリコン−窒化シリコン界面の状態などに強く影響を与
え、電気的特性のそろったMNO8型不揮発性記憶装置
を精度よく安定して製造することを困難にする欠点があ
った。
本発明の目的は、従来の欠点を解消は、特に窒化シリコ
ンと酸化シリコン界面状態の安定化に関し制御性のよい
製造方法を提供することである。
(課題を゛解決するための手段) 本発明の不揮発性記憶装置の製造方法は、−導電型半導
体基板面に、正札または電子のトンネリング媒体となり
うる薄い酸化シリコン膜を選択形成する工程と、この酸
化シリコン膜上に窒化シリコン膜を形成する工程と、窒
化シリコン膜上にゲート電極を被着する工程とを有し、
薄い酸化シリコン膜表面上をアンモニアプラズマ処理す
るものである。
(作 用) 本発明の製造方法によれば、薄い酸化シリコン膜を形成
したのち、アンモニアガス雰囲気中でプラズマ処理を行
い、酸化シリコン膜表面を窒化させ、そののち、窒化シ
リコン膜を所定の厚さに気相成長法により形成させるた
め、酸化シリコン膜と窒化シリコン膜の界面の不連続性
が緩和され、界面の歪や欠陥を少なくすることができ、
これらの歪や欠陥に基づく電気的特性の不安定性を解消
することができる。
(実施例) 本発明の一実施例を第1図に基づいて説明する。
第1図(A)〜(C)は本発明の製造方法の一実施例を
ボす工程図である。
第1図(A)において、P型のシリコン基板1にN型の
拡散層からなるソース領域2、ドレイン領域3を公知の
選択拡散技術で形成し、選択拡散時に形成した厚い酸化
シリコン膜4の所定の部分をフカ1〜エツチング法によ
り開孔部を形成し、この開孔部に、電荷のトンネリング
が起りうるような厚さ(10〜30人程度)変成い酸化
シリコン膜5を通常の熱酸化により形成させる。本実施
例では800°Cの酸素雰囲気中で酸化して形成させ、
膜厚は25人とした。
第1図(B)において、酸化シリコン膜5の表面上を、
アンモニアガス雰囲気中でプラズマ処理を行う。本実施
例では、アンモニアプラズマ処理を、基板温度300℃
、パワー50W、ガス圧0.5Torrの条件−トで実
施した。また、・この工程により、酸化シリコン膜5の
表面が窒化され、酸化シリコン膜5の厚さが薄くなるが
、本実施例では、アンモニアプラズマ処理をしたのちの
酸化シリコン膜5の厚さが約20人となるように制御し
た。
第1図(C)において、アンモニアプラズマ処理した酸
化シリコン膜6の上に、シラン(SH,)とアンモニア
(NH3)の化学反応に基づく気相成長法によって、7
50℃y N H3/ S x H4=50の条件下で
窒化シリコン膜7を約500変成度形成させる。次にア
ルミニウム(AQ)電極8を通常の真空蒸着法により被
着させ、AI2ゲートMNO8型不揮発性記憶装置を作
製することができる。
本実施例では、ソース、ドレインを選択拡散で形成する
AQゲート型のMNO8型不揮発性記憶装置を作製する
場合について説明を行なってきたが、ゲート電極として
、ポリシリコン等の高融点金属を用いて、本発明の製造
方法によりゲート絶縁膜を形成して、周知のセルファラ
イン技術により、ソース、ドレインを形成してもよい。
(発明の効果) 本発明によれば、酸化シリコン膜と窒化シリコン膜の界
面の不連続性が緩和され、界面の歪や欠陥を少なくさせ
ることができる。その結果、界面の歪や欠陥に基づ<M
NO8型不揮発性記憶装置の電気特性の不安定性を解消
することができ、特性のそろった精度の良いMNO8型
不揮発性記憶装置を製造することができ、その実用上の
効果は大である。
【図面の簡単な説明】
第1図(A)〜(C)は本発明の一実施例における不揮
発性記憶装置の製造方法の工程順断面図、第2図は従来
のMNO8型不揮発性記憶装置の構造を示す断面図であ
る。 1 ・・シリコン基板、2・・・ソース領域、3 ・・
 ドレイン領域、4 ・・ 厚い酸化シリコン膜、5 
・・・薄い酸化シリコン膜、6−・・アンモニアプラズ
マ処理した酸化シリコン膜、7  窒化シリコン膜、8
 ・・アルミニウム電極。 特許出願人 松ド電子工業株式会社

Claims (1)

    【特許請求の範囲】
  1.  一導電型半導体基板面に、正札または電子のトンネリ
    ング媒体となりうる薄い酸化シリコン膜を選択形成する
    工程と、前記酸化シリコン膜上に窒化シリコン膜を形成
    する工程と、前記窒化シリコン膜上にゲート電極を被着
    する工程とを有する不揮発性記憶装置の製造方法におい
    て、前記薄い酸化シリコン膜の表面上をアンモニアプラ
    ズマ処理することを特徴とする不揮発性記憶装置の製造
    方法。
JP63025822A 1988-02-08 1988-02-08 不揮発性記憶装置の製造方法 Pending JPH01201965A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63025822A JPH01201965A (ja) 1988-02-08 1988-02-08 不揮発性記憶装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63025822A JPH01201965A (ja) 1988-02-08 1988-02-08 不揮発性記憶装置の製造方法

Publications (1)

Publication Number Publication Date
JPH01201965A true JPH01201965A (ja) 1989-08-14

Family

ID=12176552

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63025822A Pending JPH01201965A (ja) 1988-02-08 1988-02-08 不揮発性記憶装置の製造方法

Country Status (1)

Country Link
JP (1) JPH01201965A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002217317A (ja) * 2001-01-16 2002-08-02 Sony Corp 不揮発性半導体記憶装置およびその製造方法
WO2004021449A1 (ja) * 2002-08-30 2004-03-11 Fasl Llc 半導体記憶装置及びその製造方法
KR100666615B1 (ko) * 2004-04-14 2007-01-09 매그나칩 반도체 유한회사 플래쉬 메모리 소자

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002217317A (ja) * 2001-01-16 2002-08-02 Sony Corp 不揮発性半導体記憶装置およびその製造方法
JP4617574B2 (ja) * 2001-01-16 2011-01-26 ソニー株式会社 不揮発性半導体記憶装置およびその製造方法
WO2004021449A1 (ja) * 2002-08-30 2004-03-11 Fasl Llc 半導体記憶装置及びその製造方法
US7253046B2 (en) 2002-08-30 2007-08-07 Spansion Llc. Semiconductor memory device and manufacturing method thereof
US7410857B2 (en) 2002-08-30 2008-08-12 Spansion Llc. Semiconductor memory device and manufacturing method thereof
KR100666615B1 (ko) * 2004-04-14 2007-01-09 매그나칩 반도체 유한회사 플래쉬 메모리 소자

Similar Documents

Publication Publication Date Title
US6656804B2 (en) Semiconductor device and production method thereof
JPH10173187A (ja) 薄膜窒化珪素または酸化窒化珪素ゲート誘電体の形成方法
JP2006270102A (ja) 消去特性が改善されたメモリ素子の製造方法
KR19980032402A (ko) 초박층 유전체와 양립할 수 있는 중간 갭 금속 게이트의 제작
JPH06204496A (ja) 高品質の酸化膜を成長させるための方法
US3853496A (en) Method of making a metal insulator silicon field effect transistor (mis-fet) memory device and the product
Pan et al. High-Performance High-$ k $$\hbox {Y} _ {2}\hbox {O} _ {3} $ SONOS-Type Flash Memory
JP4358504B2 (ja) 不揮発性半導体記憶装置の製造方法
JPH01201965A (ja) 不揮発性記憶装置の製造方法
JP2000332235A (ja) 半導体装置およびその製造方法
JPH0992738A (ja) 半導体装置およびその製造方法
JPH09223752A (ja) 不揮発性半導体記憶装置の製造方法
JP3041066B2 (ja) 絶縁膜形成方法
JPH07297182A (ja) SiN系絶縁膜の形成方法
JPH10189775A (ja) 不揮発性半導体記憶装置の製造方法
JPH0888286A (ja) 半導体記憶装置の製造方法
US6620705B1 (en) Nitriding pretreatment of ONO nitride for oxide deposition
JPS603159A (ja) 不揮発性記憶装置の製造方法
JPS5963764A (ja) 不揮発性記憶装置の製造方法
JPS6170763A (ja) 半導体記憶装置の製造方法
JPH10125813A (ja) 不揮発性半導体記憶装置及びその製造方法
JPS61288471A (ja) 半導体記憶装置の製造方法
JPS61290771A (ja) 半導体記憶装置の製造方法
JPH0590602A (ja) 半導体記憶素子およびその製法
JPS61287274A (ja) 半導体記憶装置の製造方法