JPH0119589B2 - - Google Patents

Info

Publication number
JPH0119589B2
JPH0119589B2 JP57094350A JP9435082A JPH0119589B2 JP H0119589 B2 JPH0119589 B2 JP H0119589B2 JP 57094350 A JP57094350 A JP 57094350A JP 9435082 A JP9435082 A JP 9435082A JP H0119589 B2 JPH0119589 B2 JP H0119589B2
Authority
JP
Japan
Prior art keywords
screen
partial
window
circuit
display
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP57094350A
Other languages
English (en)
Japanese (ja)
Other versions
JPS58211186A (ja
Inventor
Kikuma Kondo
Toshishige Ando
Makoto Katsuyama
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP57094350A priority Critical patent/JPS58211186A/ja
Publication of JPS58211186A publication Critical patent/JPS58211186A/ja
Publication of JPH0119589B2 publication Critical patent/JPH0119589B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Image Generation (AREA)
  • Controls And Circuits For Display Device (AREA)
JP57094350A 1982-06-02 1982-06-02 分割画面表示制御方式 Granted JPS58211186A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP57094350A JPS58211186A (ja) 1982-06-02 1982-06-02 分割画面表示制御方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57094350A JPS58211186A (ja) 1982-06-02 1982-06-02 分割画面表示制御方式

Publications (2)

Publication Number Publication Date
JPS58211186A JPS58211186A (ja) 1983-12-08
JPH0119589B2 true JPH0119589B2 (enrdf_load_stackoverflow) 1989-04-12

Family

ID=14107830

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57094350A Granted JPS58211186A (ja) 1982-06-02 1982-06-02 分割画面表示制御方式

Country Status (1)

Country Link
JP (1) JPS58211186A (enrdf_load_stackoverflow)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60173588A (ja) * 1984-02-20 1985-09-06 株式会社リコー マルチウインドウ表示処理方式
JPS60232596A (ja) * 1984-05-02 1985-11-19 株式会社日立製作所 マルチウインドウ表示方式
JPH081548B2 (ja) * 1985-05-13 1996-01-10 キヤノン株式会社 画像処理装置
JPS6242277A (ja) * 1985-08-19 1987-02-24 Fanuc Ltd 画像処理装置
JPS6279576A (ja) * 1985-10-03 1987-04-11 Agency Of Ind Science & Technol 図形表示装置
JPH0697390B2 (ja) * 1986-05-29 1994-11-30 ジーイー横河メディカルシステム株式会社 画像表示制御回路
JPH02213033A (ja) * 1989-02-14 1990-08-24 Matsushita Electric Ind Co Ltd 画像表示装置

Also Published As

Publication number Publication date
JPS58211186A (ja) 1983-12-08

Similar Documents

Publication Publication Date Title
JPS5913742B2 (ja) ビデオ・デ−ト表示端末装置
JPH0628027B2 (ja) マルチ・ウィンドウ表示システム
JPH09245179A (ja) コンピュータグラフィックス装置
US4945499A (en) Graphic display system
CA1231186A (en) Display control system
EP0658858B1 (en) Graphics computer
JPH0119589B2 (enrdf_load_stackoverflow)
JPH05232915A (ja) メモリ・スペース割当方法及び装置
CA1224574A (en) Inter-logical-area data transfer control system
WO1992000570A1 (en) Graphics rendering systems
JPH0553909A (ja) 画像データ処理におけるキヤツシユメモリ制御方式
US6097388A (en) Method for managing non-rectangular windows in a raster display
JP2951666B2 (ja) クリッピング方法及びグラフィックシステム並びにワークステーション
JPH0697393B2 (ja) ビットマップ処理装置
JPH02114295A (ja) グラフィックディスプレイ装置
JPS61272789A (ja) フレ−ムバツフアメモリのコピ−制御方式
JPS62297975A (ja) マルチ・ウインドウ表示制御方式
GB2280765A (en) Multitasking data processing apparatus with different bus widths
JPS6269372A (ja) ビツトマツプメモリのクリツピング方式
JPS638951A (ja) 情報記憶装置
JPH04270455A (ja) 文字表示制御方式
JPH0643853A (ja) 表示属性を制御する方法及び装置
JPS6249577A (ja) マルチウインド優先制御方式
JPS6115185A (ja) 表示修飾制御装置
JPH0644385A (ja) Ｚバッファ制御回路