JPH01195277A - 薄膜の形成方法 - Google Patents

薄膜の形成方法

Info

Publication number
JPH01195277A
JPH01195277A JP1773188A JP1773188A JPH01195277A JP H01195277 A JPH01195277 A JP H01195277A JP 1773188 A JP1773188 A JP 1773188A JP 1773188 A JP1773188 A JP 1773188A JP H01195277 A JPH01195277 A JP H01195277A
Authority
JP
Japan
Prior art keywords
substrate
film
thin film
reactant gases
gas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1773188A
Other languages
English (en)
Inventor
Yoshimi Shiotani
喜美 塩谷
Masatoshi Kousu
小薄 雅利
Yukio Katsumata
勝又 幸雄
Yoshihiro Matsuda
松田 嘉博
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP1773188A priority Critical patent/JPH01195277A/ja
Publication of JPH01195277A publication Critical patent/JPH01195277A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Chemical Vapour Deposition (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔(既要〕 気相成長法による薄膜の形成方法に関し。
100Å以下の薄膜を膜厚分布を向上し、膜内にピンホ
ーイレの発生を抑制すること及び膜厚制御精度の向上を
目的とし。
気相成長法により、複数の反応ガスを用い、各反応ガス
を交互に断続して基板上に供給して、該基板上に薄膜の
成膜を行うように構成する。及び気相成長法により、複
数の反応ガスを用い、その内少なくとも1つの反応ガス
を断続して基板上に供給して、該基板上に薄膜の成膜を
行うように構成する。
〔産業上の利用分野〕
本発明は気相成長法による薄膜の形成方法に関する。
気相成長(CVD)法は、集積回路等製造のウェハプロ
セスにおいて、 Si、ポリSi、 SiO□、 I’
SG (燐珪酸ガラス) + 513N4+等の薄膜の
形成に広く用いられている。
〔従来の技術〕
複数の反応ガスを用いるCVD0例として。
Si、N、膜の成膜を説明する。
第3図はSi3N、膜の成膜を説明するCVO装置の模
式断面図である。
図において9反応室lに反応ガス導入口2.3よりそれ
ぞれN1(3と5illzCIz (または5illC
11,または5ilhCI)を導入し、排気口より排気
して室内を所定のガス圧に保つ。
反応室lは外側よりヒータ5により室内に置かれた基板
6を加熱し1反応ガスを熱分解して基板上に5iJ4膜
を成膜する。
〔発明が解決しようとする問題点〕
CVD法により薄膜を形成する場合は、膜厚が薄くなる
につれて気相反応(基板より離れた所で反応して堆積物
質を生成する反応)や、それによって生じた粒子等に起
因する膜内のピンホールが生ずるという問題がある。
(列えば、 MOS DI?AMのキャパシタとしてC
VD−3i3N4膜を形成する場合、膜厚が100Å以
下になるとビンボールによる短絡が増加する。
また、膜厚のバラツキが大きいため(illll−5%
)、キャパシタの耐圧および容量のバラツキが問題とな
り、 MOS DRAMのキャパシタの容量の制御がで
きなくなる。
また、一般に、膜厚が薄くなるに従ってその制御が困難
となる。
〔問題点を解決するための手段〕
」二記問題点の解決は、気相成長法により、複数の反応
ガスを用い、各反応ガスを交互に断続して基板上に供給
して、該基板上に薄膜の成膜を行う薄膜の形成方法、及
び気相成長法により、複数の反応ガスを用い、その内生
なくとも1つの反応ガスを断続して基板上に供給して、
該基板上に薄膜の成膜を行う薄膜の形成方法により達成
される。
〔作用〕
(11本発明は、前記ピンホールの原因となる前記の気
相反応成分を少なくシ1反応ガス同士が基板上で反応を
起こし成膜に有効な析出のみで順次堆積してゆくように
するために1反応ガスを交互に断続して供給するように
したものである。
いま7反応ガスをAガス、Bガスの2種類として、各反
応ガスを反応室内に流すタイミングチャートを第1図1
1)、 +2)に示す。
第1図(1)は各ガスの導入時間が重ならない場合。
第1図(2)は多少型なる場合で、いずれの場合−も。
最初に基板表面に吸着したAガス、次に流すBガスが基
板表面で反応し、ピンホールのない薄膜が得られる。
しかも1反応量は吸着したAガスの量に比例して決まる
ため、タイミングを正確に制御すれば。
膜厚分布を向上できる。
(2)本発明は、少なくとも1つの反応ガスを断続して
成長速度を抑えて膜厚制御を容易にしたものであり9例
えばパルス状に周期的に流し、そのパルス幅、またはデ
ュウティサイクル、または両者を変えることにより薄い
成膜の膜厚を制御するようにしたものである。
〔実施例〕
実施例においても、 Si3N4膜の成膜を例にとり第
2図を用いて説明する。
第2図(11〜(3)は5iJ4膜の実施例による成膜
の際の、各反応ガスのタイミングチャートである。
(11第3図の装置を用い、成長(基板)温度780℃
で、最初NH1を流量3000 SCCMで1分間流し
次に5iHzCIz (または5illC1+)を15
03CCMで5秒間流す。
反応室内のガス圧はI Torrにする。
この場合、Siの成長を防ぐために、 NH,を流し始
めてから55秒で、 5il12Cl□(またはS+H
Ch、または5ilhCI>を流し始めるようにする。
即ち、各反応ガスの導入時間を5秒間だけ重畳させる。
この後は第2図(1)のタイミングチャートに従って反
応ガスを供給して所望の厚さで成膜する。
第2図(11は、基板上の実際の流量を示し2反応室外
でガスを切断しても流量は急にOにならないで漸減して
いる。
また、 Siの成長を防ぐための各ガスの重畳時間は5
秒間程度の短時間にすれば問題はない。
この実施例においては、タイミングチャートの各期間に
おいて、基板に吸着されたN113に5ill□CtZ
 (または5illCh、または5ilhC1)が反応
するので、前記理由により均一なピンホールの少ない膜
が得られた。
(21−a 、第3図の装置を用い、成長温度780℃
で。
N113は流星3000 SCCMで1分間流し、  
5ill□ch(またはS+11CI:11 または5
ilhC1)は150 SCCMで5秒間流す。
反応室内のガス圧はl Torrにする。
この場合、第2図(2)のタイミングチャートに従って
、 Nll:lを流している間に、その一部の時間だけ
8111□C!2(または5illC13+ または5
ilhCI)を流すことにより成長速度を抑えた。
(21−b、第3図の装置を用い、成長温度780℃で
N11.は流量3000 SCCMで連続して流し、 
 5ill□Ch(または5i11C13,または5i
ll+CI)は1505CCMでパルス状に流す。
反応室内のガス圧はl Torrにする。
この場合、第2図(3)のタイミングチャートに従って
、成長中Nll、を一定量で流しておき。
5ill□C1!(または5111CI:IJ または
5iH3CI)をパルス状に流し、そのパルス幅、繰り
返し周期等を変えることにより膜厚を制御するようにし
た。
(2)の実施例における反応は、基板表面の反応だけで
はないが、実際上容易に適用できて、薄IQの膜厚制御
に有効である。
〔発明の効果〕
以上説明したように本発明によれば。
(IJ  100Å以下の薄膜が均一に形成でき、気相
反応による粒子を減少して膜内にピンホールの発生を用
1制する。
(21100Å以下の薄膜制御が容易になる。
【図面の簡単な説明】
第1図(11,(2)は本発明を説明する反応ガスのタ
イミングチャート。 第2図(1)〜(3)は5iJ4膜の成膜の際の、各反
応ガスのタイミングチャート 第3図はSi3N4膜の成膜を説明するCVO装置の模
式断面図である。 図において。 1は反応室。 2.3は反応ガス導入口。 4ば排気口。 5はヒータ。 6は基板 7’p 発a月と款V目するヌイミン2゛チャート半 
1 e シ光量 つ丁′ジ4北イ多″j(SイJA/4万\H臭)の2イ
ミ〉2′チャート侠#i7)槓弐吋面図 弗 3 図

Claims (2)

    【特許請求の範囲】
  1. (1)気相成長法により、複数の反応ガスを用い、各反
    応ガスを交互に断続して基板上に供給して、該基板上に
    薄膜の成膜を行うことを特徴とする薄膜の形成方法。
  2. (2)気相成長法により、複数の反応ガスを用い、その
    内少なくとも1つの反応ガスを断続して基板上に供給し
    て、該基板上に薄膜の成膜を行うことを特徴とする薄膜
    の形成方法。
JP1773188A 1988-01-28 1988-01-28 薄膜の形成方法 Pending JPH01195277A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1773188A JPH01195277A (ja) 1988-01-28 1988-01-28 薄膜の形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1773188A JPH01195277A (ja) 1988-01-28 1988-01-28 薄膜の形成方法

Publications (1)

Publication Number Publication Date
JPH01195277A true JPH01195277A (ja) 1989-08-07

Family

ID=11951897

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1773188A Pending JPH01195277A (ja) 1988-01-28 1988-01-28 薄膜の形成方法

Country Status (1)

Country Link
JP (1) JPH01195277A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0339832U (ja) * 1989-08-28 1991-04-17
WO2004105115A1 (ja) * 2003-05-26 2004-12-02 Tokyo Electron Limited シリコン窒化膜を形成するcvd方法
JP2005133203A (ja) * 2003-10-07 2005-05-26 Tokyo Electron Ltd 成膜方法及び成膜装置
JP2010530127A (ja) * 2007-03-30 2010-09-02 東京エレクトロン株式会社 歪みシリコン窒化物膜及び該膜を含むデバイスの作製方法
CN102618842A (zh) * 2012-03-31 2012-08-01 上海宏力半导体制造有限公司 氮化硅膜的形成方法
JP2015035477A (ja) * 2013-08-08 2015-02-19 株式会社日立国際電気 半導体装置の製造方法、基板処理装置及びプログラム

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0339832U (ja) * 1989-08-28 1991-04-17
WO2004105115A1 (ja) * 2003-05-26 2004-12-02 Tokyo Electron Limited シリコン窒化膜を形成するcvd方法
US7462376B2 (en) 2003-05-26 2008-12-09 Tokyo Electron Limited CVD method for forming silicon nitride film
KR100956468B1 (ko) * 2003-05-26 2010-05-07 도쿄엘렉트론가부시키가이샤 실리콘 질화막을 형성하는 cvd 방법
JP2005133203A (ja) * 2003-10-07 2005-05-26 Tokyo Electron Ltd 成膜方法及び成膜装置
JP2010530127A (ja) * 2007-03-30 2010-09-02 東京エレクトロン株式会社 歪みシリコン窒化物膜及び該膜を含むデバイスの作製方法
CN102618842A (zh) * 2012-03-31 2012-08-01 上海宏力半导体制造有限公司 氮化硅膜的形成方法
JP2015035477A (ja) * 2013-08-08 2015-02-19 株式会社日立国際電気 半導体装置の製造方法、基板処理装置及びプログラム
US9732426B2 (en) 2013-08-08 2017-08-15 Hitachi Kokusai Electric Inc. Method of manufacturing semiconductor device, substrate processing apparatus, and recording medium

Similar Documents

Publication Publication Date Title
JP2637265B2 (ja) 窒化珪素膜の形成方法
JPH0293071A (ja) 薄膜の形成方法
JP4585692B2 (ja) 薄膜形成方法
JP2003517731A (ja) 原子層堆積中の寄生化学気相成長を最小限に抑える装置と方法
JPH07201762A (ja) 半導体素子製造用ガス供給装置
TW200406503A (en) Methods for producing silicon nitride films and silicon oxynitride films by thermal chemical vapor deposition
US6863021B2 (en) Method and apparatus for providing and integrating a general metal delivery source (GMDS) with atomic layer deposition (ALD)
JP2789587B2 (ja) 絶縁薄膜の製造方法
JPH07249618A (ja) 半導体装置の製造方法
JP2023116517A (ja) 窒化ケイ素の選択的堆積
JPH01195277A (ja) 薄膜の形成方法
JPH0310082A (ja) 堆積膜形成装置及び堆積膜形成方法
JPS62139876A (ja) 堆積膜形成法
TW200426241A (en) Process for CVD of Hf and Zr containing oxynitride films
JP5560344B2 (ja) 薄膜製造方法
JPS61149477A (ja) 窒化ホウ素膜の形成方法
JP2723053B2 (ja) 薄膜の形成方法およびその装置
JPH06163426A (ja) 化学気相成長方法
TW202229625A (zh) 形成圖案化特徵之方法、半導體結構、半導體裝置、及處理系統
TW202419670A (zh) 選擇性沉積氮化矽之方法與包括經組態以執行此方法的控制器的系統及包括經選擇性沉積之氮化矽層的結構
KR100304821B1 (ko) Pt계 박막의 제조방법
JPS6140770Y2 (ja)
JP2000332012A (ja) シリコン窒化膜の成膜方法
TW202229601A (zh) 形成圖案化結構的方法、操控機械特性的方法、裝置結構、及基板處理系統
JPH01152631A (ja) S1xOyNz絶縁膜の形成方法