JPH01192096A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH01192096A JPH01192096A JP63017811A JP1781188A JPH01192096A JP H01192096 A JPH01192096 A JP H01192096A JP 63017811 A JP63017811 A JP 63017811A JP 1781188 A JP1781188 A JP 1781188A JP H01192096 A JPH01192096 A JP H01192096A
- Authority
- JP
- Japan
- Prior art keywords
- mask rom
- address
- area
- data
- register
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 9
- 238000006243 chemical reaction Methods 0.000 abstract description 8
- 238000010586 diagram Methods 0.000 description 4
- 238000000034 method Methods 0.000 description 2
Landscapes
- Read Only Memory (AREA)
- Semiconductor Memories (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は半導体装置に属する１１１２ＰＲＯＭ Ｋ関
するものである。
するものである。
第３図は同一チップ上にマスクＲＯＭとＩＩ！’Ｉ’Ｒ
ＯＭを有するシングルチップマイクロコンピュータのメ
モリ周辺のブロック図で、図にお−で、（１）はメモリ
マツプ、（２）はＩｔ’ＦＲＯＭのメモリ領域、（３）
はｌ’ＦＲＯＭのデコーダ、（４）はマスクＲＯＭのメ
モリ領域、（５）はマスクＲＯＭのデコーダ、（６）は
アドレスバスである。
ＯＭを有するシングルチップマイクロコンピュータのメ
モリ周辺のブロック図で、図にお−で、（１）はメモリ
マツプ、（２）はＩｔ’ＦＲＯＭのメモリ領域、（３）
はｌ’ＦＲＯＭのデコーダ、（４）はマスクＲＯＭのメ
モリ領域、（５）はマスクＲＯＭのデコーダ、（６）は
アドレスバスである。
次に動作について説明する。アドレスバス（６）のデー
タをｌｉ２ＦＲＯＭデコーダ（３）またはマスクＲＯＭ
デコーダ（５）ノデコーダによ＃）１ｔ２ＦＲＯＭ領域
（２）またはマスクＲＯＭ領域（４）の領域よシ特定の
番地を指定し、そのデータによシングルチップマイクロ
コンピュータは動作する。この時、マスクＲＯＭ領域（
４）は読み出し専用メモリでデータの書き換えはできな
い。
タをｌｉ２ＦＲＯＭデコーダ（３）またはマスクＲＯＭ
デコーダ（５）ノデコーダによ＃）１ｔ２ＦＲＯＭ領域
（２）またはマスクＲＯＭ領域（４）の領域よシ特定の
番地を指定し、そのデータによシングルチップマイクロ
コンピュータは動作する。この時、マスクＲＯＭ領域（
４）は読み出し専用メモリでデータの書き換えはできな
い。
１１ｔ’ＦＲＯＭ領域（２）は電気的にデータの書き換
えが可能であシ、チップの内部あるいは外部よシ書き込
みができる◎ 〔発明が解決しようとする課題〕 従来の同一チップ上にマスクＲＯＭとＩ２ＦＲＯＭを有
する半導体装置は以上のように構成されていたので、マ
スクＲＯＭに一部でもバグがあれは、ＲＯＭ用のマスク
を新規に作成しなけれはならず、ウニ八−・プロセスも
再投入が必要で１１０Ｍのデバッグに多大な時間と費用
がかかるなどの課題があった。
えが可能であシ、チップの内部あるいは外部よシ書き込
みができる◎ 〔発明が解決しようとする課題〕 従来の同一チップ上にマスクＲＯＭとＩ２ＦＲＯＭを有
する半導体装置は以上のように構成されていたので、マ
スクＲＯＭに一部でもバグがあれは、ＲＯＭ用のマスク
を新規に作成しなけれはならず、ウニ八−・プロセスも
再投入が必要で１１０Ｍのデバッグに多大な時間と費用
がかかるなどの課題があった。
この発明は上記のような課題を解消する゛ため艮なされ
たもので、マスクの再製作やウエハープロセス再投入を
しな−でマスクＲＯＭのデバッグを可能する半導体装置
を得ることを目的とする。
たもので、マスクの再製作やウエハープロセス再投入を
しな−でマスクＲＯＭのデバッグを可能する半導体装置
を得ることを目的とする。
この発明に係る半導体装置はＥ２ＦＲＯＭ領域にアドレ
ス変換制御レジスタを有し、外部からレジスタの内容を
書き換えることによシ、通常マスクＲＯＭをアクセスす
る領域を部分的に変更し、マスクＲＯＭ のデバッグ
が実行できるようにしたものである。
ス変換制御レジスタを有し、外部からレジスタの内容を
書き換えることによシ、通常マスクＲＯＭをアクセスす
る領域を部分的に変更し、マスクＲＯＭ のデバッグ
が実行できるようにしたものである。
この発明におけるアドレス変換制御レジスタはマスクＲ
ＯＭのアドレスを変換する時のスタート・アドレスとエ
ンドアドレスと選択フラグによシ構成され、マスクＲＯ
ＭのＮＧ部分をＩ２ＦＲＯＭの部分と置き換えをする＠ 〔実施例〕 以下、この発明の一実施例を図について説明する。第１
図にお−で、（７）はアドレス変換回路で、マスクＲＯ
Ｍデコーダ（５）のデータを変換する。（８）はアドレ
ス変換制御レジスタで、スタートアドレス、エンドアド
レス、選択フラグよシ構成される０（，９＆）〜（９ｄ
）はデコーダを選択するスイッチである〇なお、図中、
符号（１）〜（６）は前記従来のものと同一につき説明
は省略する。
ＯＭのアドレスを変換する時のスタート・アドレスとエ
ンドアドレスと選択フラグによシ構成され、マスクＲＯ
ＭのＮＧ部分をＩ２ＦＲＯＭの部分と置き換えをする＠ 〔実施例〕 以下、この発明の一実施例を図について説明する。第１
図にお−で、（７）はアドレス変換回路で、マスクＲＯ
Ｍデコーダ（５）のデータを変換する。（８）はアドレ
ス変換制御レジスタで、スタートアドレス、エンドアド
レス、選択フラグよシ構成される０（，９＆）〜（９ｄ
）はデコーダを選択するスイッチである〇なお、図中、
符号（１）〜（６）は前記従来のものと同一につき説明
は省略する。
次に動作について説明する。マスクＲＯＭのデータの一
部分にバグが発見された時、アドレス変換制御レジスタ
（８）の選択フラグ（第２図参照）を外部から書き換え
ることによシ、選択スイッチ（９＆）（９ｄ）をＯＦＦ
、選択スイッチ（９ｂ） （ｇｏ） をＯＮするＯ 同時に、アドレス変換制御レジスタ（８）のスタートア
ドレスとエンドアドレス（第２図参照）を書き込むこと
によシ、その領域のみマスクＲＯＭの代シにＩ２ＦＲＯ
Ｍのデータがアクセスされる。
部分にバグが発見された時、アドレス変換制御レジスタ
（８）の選択フラグ（第２図参照）を外部から書き換え
ることによシ、選択スイッチ（９＆）（９ｄ）をＯＦＦ
、選択スイッチ（９ｂ） （ｇｏ） をＯＮするＯ 同時に、アドレス変換制御レジスタ（８）のスタートア
ドレスとエンドアドレス（第２図参照）を書き込むこと
によシ、その領域のみマスクＲＯＭの代シにＩ２ＦＲＯ
Ｍのデータがアクセスされる。
上記の実施例では同一チップ上にマスクＲＯＭとｌｔ’
ＦＲＯＭ が内蔵されたシングルチップマイクロコンピ
ュータの場合につ−で述べたが、マスクＲＯＭの代シに
ｌＰＲＯＭが内蔵されたワンタイムＦＲＯＭ （書き込
みのみ可能で書き換え不能なＲＯＭ ）についても同様
の効果を奏する◎ 〔発明の効果〕 以上のようにこの発明によれば、マスクｎｏ＆Ｉのバグ
をｍ’ｐｎｏｕを利用してデバッグできるように構成シ
タので、マスクＲＯＭのデバッグが短時間にかつ安価に
できる。
ＦＲＯＭ が内蔵されたシングルチップマイクロコンピ
ュータの場合につ−で述べたが、マスクＲＯＭの代シに
ｌＰＲＯＭが内蔵されたワンタイムＦＲＯＭ （書き込
みのみ可能で書き換え不能なＲＯＭ ）についても同様
の効果を奏する◎ 〔発明の効果〕 以上のようにこの発明によれば、マスクｎｏ＆Ｉのバグ
をｍ’ｐｎｏｕを利用してデバッグできるように構成シ
タので、マスクＲＯＭのデバッグが短時間にかつ安価に
できる。
第１図はこの発明の一実施例による半導体装置のブロッ
ク図、第２図はこの発明の動作説明図、第３図は従来の
半導体装置を示すブロック図である。 図におφで、（１）はメモリマツプ、（２）はＩＩ１２
ＦＲＯＭ領域、（３）はＩ！２ＦＲＯＭデゴーダ、（４
）はマスクＲＯＭ領域、（５）はマスクＲＯＭデコーダ
、（６）はアドレスバス、（７）はアドレス変換回路、
（８）はアドレス変換制御レジスタ、（９−）〜（９（
Ｌ）は選択スイッチを示す。 なお、・図中、同一符号は同一、または相当部分を示す
〇
ク図、第２図はこの発明の動作説明図、第３図は従来の
半導体装置を示すブロック図である。 図におφで、（１）はメモリマツプ、（２）はＩＩ１２
ＦＲＯＭ領域、（３）はＩ！２ＦＲＯＭデゴーダ、（４
）はマスクＲＯＭ領域、（５）はマスクＲＯＭデコーダ
、（６）はアドレスバス、（７）はアドレス変換回路、
（８）はアドレス変換制御レジスタ、（９−）〜（９（
Ｌ）は選択スイッチを示す。 なお、・図中、同一符号は同一、または相当部分を示す
〇
Claims (1)
- 同一チップ上にマスクＲＯＭとＥ＾２ＰＲＯＭを有す
るシングルチップ・マイクロコンピュータの半導体装置
において、マスクＲＯＭのデータの部分修正をＥ＾２Ｐ
ＲＯＭの領域を使用したことを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63017811A JPH01192096A (ja) | 1988-01-27 | 1988-01-27 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63017811A JPH01192096A (ja) | 1988-01-27 | 1988-01-27 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01192096A true JPH01192096A (ja) | 1989-08-02 |
Family
ID=11954115
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63017811A Pending JPH01192096A (ja) | 1988-01-27 | 1988-01-27 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01192096A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6377493B1 (en) | 1999-08-31 | 2002-04-23 | Matsushita Electric Industrial Co., Ltd. | Semiconductor apparatus |
| JP2020003983A (ja) * | 2018-06-27 | 2020-01-09 | 株式会社リコー | 制御システムおよび電子機器 |
-
1988
- 1988-01-27 JP JP63017811A patent/JPH01192096A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6377493B1 (en) | 1999-08-31 | 2002-04-23 | Matsushita Electric Industrial Co., Ltd. | Semiconductor apparatus |
| US6487129B2 (en) | 1999-08-31 | 2002-11-26 | Matsushita Electric Industrial Co., Ltd. | Semiconductor apparatus |
| JP2020003983A (ja) * | 2018-06-27 | 2020-01-09 | 株式会社リコー | 制御システムおよび電子機器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3563768B2 (ja) | Ｒｏｍプログラム変更装置 | |
| JPH06325185A (ja) | マイクロプロセッサ、メモリ及び内部構成可能な周辺装置を備える集積回路 | |
| JPH03268005A (ja) | プログラマブルコントローラ | |
| JPH01192096A (ja) | 半導体装置 | |
| JPH09505430A (ja) | 再構成可能なプログラム状態語を有するマイクロコントローラ | |
| JPS63156231A (ja) | リ−ドオンリ−メモリ内命令の変更方法 | |
| JPS59100962A (ja) | マイクロコンピユ−タ | |
| JPH0392949A (ja) | メモリの切り換え方式 | |
| JPS6051737B2 (ja) | オプシヨン命令イリ−ガル処理方式 | |
| JPH1165884A (ja) | マイクロコンピュータ及びそのデバッグ方法 | |
| JPH06103106A (ja) | プログラムデバッグ装置 | |
| JPS59206968A (ja) | Ｅｐｒｏｍ搭載型マイクロコンピユ−タ | |
| JP3040828U (ja) | Ｒｏｍを実装したボードコンピュータ | |
| JPH01292443A (ja) | マイクロコンピュータ | |
| JPH1050086A (ja) | Ｅｅｐｒｏｍを有するマイクロコンピュータ及びその書換方法 | |
| JPH0259829A (ja) | マイクロコンピュータ | |
| JPS61245272A (ja) | １チツプマイクロコンピユ−タ | |
| JPH04304526A (ja) | マイクロコンピュータ | |
| JPH0212436A (ja) | 半導体装置 | |
| JPH0476682A (ja) | マイクロコンピュータ | |
| JPH09258976A (ja) | Ｐｒｏｍ切替制御回路 | |
| JPH02254578A (ja) | マイクロコンピユータ装置 | |
| JPS6235947A (ja) | 制御装置 | |
| JPH0217558A (ja) | 入出力制御方式 | |
| JPH01288905A (ja) | シーケンス制御装置 |