JPH0217558A - 入出力制御方式 - Google Patents
入出力制御方式Info
- Publication number
- JPH0217558A JPH0217558A JP16858088A JP16858088A JPH0217558A JP H0217558 A JPH0217558 A JP H0217558A JP 16858088 A JP16858088 A JP 16858088A JP 16858088 A JP16858088 A JP 16858088A JP H0217558 A JPH0217558 A JP H0217558A
- Authority
- JP
- Japan
- Prior art keywords
- input
- output
- address
- output control
- instruction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 claims description 9
- 230000004044 response Effects 0.000 claims description 6
- 230000008033 biological extinction Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 3
- 230000010365 information processing Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 1
- 210000001747 pupil Anatomy 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
皮五欠1
本発明は入出力制御方式に関し、特に情報処理装置にお
ける入出力制御方式に関する。
ける入出力制御方式に関する。
従来技術
従来、情報処理装置における人出力制御として、第2図
に示すように、たとえば処理部1により主記憶部2から
読出されるマイクロ命令に対応して点灯および消灯が行
われる表示ランプ6−j(j−1、・・・・・・、に、
に+1.・・・山2g、・・・・・・、rn、・・・・
・、n>の点灯および消灯の制御を行う場合には、処理
部1が主記憶部2にメモリリクエスト信号103を出力
することにより主記憶部2からマイクロ命令を取出して
解析し、図示せぬ入出力装置に対してアドレスバス10
0およびデータバス101を確定することにより、デコ
ーダ4がそのアドレスバス100上のアドレスデータに
したがってフリップフロップ5−i(i=1.2.・・
・・・・、q)にフリップフロップ有効信号105−i
を出力する。
に示すように、たとえば処理部1により主記憶部2から
読出されるマイクロ命令に対応して点灯および消灯が行
われる表示ランプ6−j(j−1、・・・・・・、に、
に+1.・・・山2g、・・・・・・、rn、・・・・
・、n>の点灯および消灯の制御を行う場合には、処理
部1が主記憶部2にメモリリクエスト信号103を出力
することにより主記憶部2からマイクロ命令を取出して
解析し、図示せぬ入出力装置に対してアドレスバス10
0およびデータバス101を確定することにより、デコ
ーダ4がそのアドレスバス100上のアドレスデータに
したがってフリップフロップ5−i(i=1.2.・・
・・・・、q)にフリップフロップ有効信号105−i
を出力する。
このデコーダ4からのフリップフロップ有効信号105
−iによりフリップフロップ5−iの中の一゛っが選択
され、そのフリップフロップ5−iに接続された表示ラ
ンプ6−Jが、処理部1がらの10リクエスl−信号1
04の有効のタイミングで点灯および消灯されている。
−iによりフリップフロップ5−iの中の一゛っが選択
され、そのフリップフロップ5−iに接続された表示ラ
ンプ6−Jが、処理部1がらの10リクエスl−信号1
04の有効のタイミングで点灯および消灯されている。
このような従来の情報処理装置における入出力制御では
、表示ランプ6−Jの点灯および消灯を行う場合に、処
理部1が主記憶部2からマイクロ命令を取出して解析し
てから、表示ラング6−jの点灯および消灯の制御のた
めの10リク工スト信号104を有効としているので、
処理部1におけるマイクロ命令の取出し処理に時間がか
かつてしまうという欠点がある。
、表示ランプ6−Jの点灯および消灯を行う場合に、処
理部1が主記憶部2からマイクロ命令を取出して解析し
てから、表示ラング6−jの点灯および消灯の制御のた
めの10リク工スト信号104を有効としているので、
処理部1におけるマイクロ命令の取出し処理に時間がか
かつてしまうという欠点がある。
九肌左旦旬
本発明は上記のような従来のものの欠点を除去すべくな
されたもので、処理部におけるマイクロ命令の取出し処
理の時間を短縮し、処理部における時間当たりの実行命
令数を増大させることができる入出力制御方式の提供を
目的とする。
されたもので、処理部におけるマイクロ命令の取出し処
理の時間を短縮し、処理部における時間当たりの実行命
令数を増大させることができる入出力制御方式の提供を
目的とする。
発明の構成
本発明による入出力制御方式は、主記憶装置から読出さ
れたマイクロ命令に対応して動作する入出力装置の入出
力制御方式であって、前記入出力装置を制御する入出力
命令を、該マイクロ命令の前記主記憶装置におけるアド
レスに対応して格納する格納手段を設け、前記主記憶装
置から該マイクロ命令か読出されたとき、前記格納手段
から前記入出力命令を読出して前記入出力装置を制御す
るようにしたことを特徴とする。
れたマイクロ命令に対応して動作する入出力装置の入出
力制御方式であって、前記入出力装置を制御する入出力
命令を、該マイクロ命令の前記主記憶装置におけるアド
レスに対応して格納する格納手段を設け、前記主記憶装
置から該マイクロ命令か読出されたとき、前記格納手段
から前記入出力命令を読出して前記入出力装置を制御す
るようにしたことを特徴とする。
実施例
次に、本発明の一実施例について図面を参照して説明す
る。
る。
第1図は本発明の一実施例の構成を示すブロック図であ
る0図において、本発明の一実施例による情報処理装置
は、処理部1と、主記憶部2と、入出力制御記憶部3と
、デコーダ4と、フリップフロップ5−i(i=1.2
.・・・・・・、q)と、表示ランプ6−j(J=1.
・・・・・・、に、に+1.・・・・・・g、・・・・
・・1m、・・・・・・、n)とを含んで構成されてい
る。
る0図において、本発明の一実施例による情報処理装置
は、処理部1と、主記憶部2と、入出力制御記憶部3と
、デコーダ4と、フリップフロップ5−i(i=1.2
.・・・・・・、q)と、表示ランプ6−j(J=1.
・・・・・・、に、に+1.・・・・・・g、・・・・
・・1m、・・・・・・、n)とを含んで構成されてい
る。
処理部1と主記憶部2と入出力制御記憶部3とは夫々ア
ドレスバス100により接続され、処理部1と主記憶部
2とは夫々データバス101により接続されている。
ドレスバス100により接続され、処理部1と主記憶部
2とは夫々データバス101により接続されている。
入出力制御記・瞳部3はバス102を介してデコーダ4
とフリップフロップ5−1とに夫々接続され、デコーダ
4にはバス102を介してアドレスが入力され、フリッ
プフロップ5−iにはバス102を介してデータが入力
されている。
とフリップフロップ5−1とに夫々接続され、デコーダ
4にはバス102を介してアドレスが入力され、フリッ
プフロップ5−iにはバス102を介してデータが入力
されている。
この入出力制御記憶部3には主記憶部2に格納されたマ
イクロ命令各々に対応する表示ランプ6りの点灯および
消灯を指示する入出力命令が、該マイクロ命令の主記憶
部2におけるアドレスに対応するアドレスに格納されて
いる。
イクロ命令各々に対応する表示ランプ6りの点灯および
消灯を指示する入出力命令が、該マイクロ命令の主記憶
部2におけるアドレスに対応するアドレスに格納されて
いる。
ここで、表示ランプ6−jの点灯および消灯を行う動作
について説明する。
について説明する。
処理部1がアドレスバス100を介して主記憶部2にア
ドレスデータを供給して主記憶部2からマイクロ命令を
取出すとき、そのアドレスデータは入出力制御記憶部3
にも供給され、入出力制御記憶部3から該マイクロ命令
に対応する表示ランプ6−jの点灯および消灯を指示す
る入出力命令が読出され、デコーダ4にはアドレスが入
力され、フリップフロップ5−iにはデータが入力され
る。
ドレスデータを供給して主記憶部2からマイクロ命令を
取出すとき、そのアドレスデータは入出力制御記憶部3
にも供給され、入出力制御記憶部3から該マイクロ命令
に対応する表示ランプ6−jの点灯および消灯を指示す
る入出力命令が読出され、デコーダ4にはアドレスが入
力され、フリップフロップ5−iにはデータが入力され
る。
デコーダ4はそのアドレスデータにしたがってフリップ
フロップ5−1にフリップフロップ有効信号105−i
を出力し、このデコーダ4からのフリップフロップ有効
信号105−+によりフリップフロップ5−iの中の一
つが選択される。
フロップ5−1にフリップフロップ有効信号105−i
を出力し、このデコーダ4からのフリップフロップ有効
信号105−+によりフリップフロップ5−iの中の一
つが選択される。
選択されたフリップフロップ5−iには入出力制御記憶
部3からのデータが処理部1からのメモリリ・クエスト
信号103のタイミングでラッチされ、このフリップフ
ロップ5−1に接続された表示ランプ6−jの点灯およ
び消灯が行われる。
部3からのデータが処理部1からのメモリリ・クエスト
信号103のタイミングでラッチされ、このフリップフ
ロップ5−1に接続された表示ランプ6−jの点灯およ
び消灯が行われる。
したがって、処理部1が主記憶部2からマイクロ命令を
読出ずとき、入出力制御記憶部3から読出された入出力
命令により、表示ランプ6−jの点灯および消灯が行わ
れる。
読出ずとき、入出力制御記憶部3から読出された入出力
命令により、表示ランプ6−jの点灯および消灯が行わ
れる。
すなわち、処理部1ではマイクロ命令を主記憶部2から
読出す処理だけを行えばよく、それに対応する表示ラン
プ6−jの点灯および消灯の処理を行う必要はなくなる
。
読出す処理だけを行えばよく、それに対応する表示ラン
プ6−jの点灯および消灯の処理を行う必要はなくなる
。
このように、処理部lが主記憶部2から読出ずマイクロ
命令のアドレスに対応する入出力制御記憶部3のアドレ
スに、そのマイクロ命令に対応して点灯および消灯が行
われる表示ランプ6−jを制御する入出力命令を格納し
ておくことにより、処理部1がそのアドレスからマイク
ロ命令を取出すときに該入出力命令が実行されて表示ラ
ンプ6−jの点灯および消灯が行われるので、処理部1
において該入出力命令を実行する必要がなくなり、処理
部1におけるマイクロ命令の取出し処理の時間をIAi
節し、処理部1における時間当たりの実行命令数を増大
させることができる。
命令のアドレスに対応する入出力制御記憶部3のアドレ
スに、そのマイクロ命令に対応して点灯および消灯が行
われる表示ランプ6−jを制御する入出力命令を格納し
ておくことにより、処理部1がそのアドレスからマイク
ロ命令を取出すときに該入出力命令が実行されて表示ラ
ンプ6−jの点灯および消灯が行われるので、処理部1
において該入出力命令を実行する必要がなくなり、処理
部1におけるマイクロ命令の取出し処理の時間をIAi
節し、処理部1における時間当たりの実行命令数を増大
させることができる。
尚、本発明の一実施例では処理部1が主記憶部2から読
出ずマイクロ命令に対応する表示ラング6−jを点灯お
よび消灯させるための入出力命令の実行について述べた
が、処理部1が主記憶部2から読出ずマイクロ命令に対
応して動作する入出力装置に対する入出力命令に適用で
きることは明白であり、これに限定されない。
出ずマイクロ命令に対応する表示ラング6−jを点灯お
よび消灯させるための入出力命令の実行について述べた
が、処理部1が主記憶部2から読出ずマイクロ命令に対
応して動作する入出力装置に対する入出力命令に適用で
きることは明白であり、これに限定されない。
i匪座皇」
以上説明したように本発明によれば、主記憶装置から読
出されたマイクロ命令に対応して動作する入出力装置を
制御する入出力命令を、該マイクロ命令の主記憶装置に
おけるアドレスに対応して格納し、主記憶装置から該マ
イクロ命令が読出されたときに、格納された入出力命令
を読出して入出力装置を制御するようにすることによっ
て、処理部におけるマイクロ命令の取出し処理の時間を
短縮し、処理部における時間当たりの実行命令数を増大
させることができるという効果がある。
出されたマイクロ命令に対応して動作する入出力装置を
制御する入出力命令を、該マイクロ命令の主記憶装置に
おけるアドレスに対応して格納し、主記憶装置から該マ
イクロ命令が読出されたときに、格納された入出力命令
を読出して入出力装置を制御するようにすることによっ
て、処理部におけるマイクロ命令の取出し処理の時間を
短縮し、処理部における時間当たりの実行命令数を増大
させることができるという効果がある。
第1図は本発明の一実施例の構成を示すブロック図、第
2図は従来例の構成を示すブロック図である。 主要部分の符号の説明 1・・・・・・処理部 2・・・・・・主記憶部 3・・・・・・入出力制御記憶部 4・・・・・・デコーダ 5−1〜5−Q・・・・・・フリップ70ツブ6−1〜
6−に、6−に+1〜6−1
2図は従来例の構成を示すブロック図である。 主要部分の符号の説明 1・・・・・・処理部 2・・・・・・主記憶部 3・・・・・・入出力制御記憶部 4・・・・・・デコーダ 5−1〜5−Q・・・・・・フリップ70ツブ6−1〜
6−に、6−に+1〜6−1
Claims (1)
- (1)主記憶装置から読出されたマイクロ命令に対応し
て動作する入出力装置の入出力制御方式であって、前記
入出力装置を制御する入出力命令を、該マイクロ命令の
前記主記憶装置におけるアドレスに対応して格納する格
納手段を設け、前記主記憶装置から該マイクロ命令が読
出されたとき、前記格納手段から前記入出力命令を読出
して前記入出力装置を制御するようにしたことを特徴と
する入出力制御方式。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP16858088A JPH0217558A (ja) | 1988-07-06 | 1988-07-06 | 入出力制御方式 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP16858088A JPH0217558A (ja) | 1988-07-06 | 1988-07-06 | 入出力制御方式 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0217558A true JPH0217558A (ja) | 1990-01-22 |
Family
ID=15870690
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP16858088A Pending JPH0217558A (ja) | 1988-07-06 | 1988-07-06 | 入出力制御方式 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0217558A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6000135A (en) * | 1996-08-16 | 1999-12-14 | Braun Aktiengesellschaft | Dry shaving apparatus with guard member |
-
1988
- 1988-07-06 JP JP16858088A patent/JPH0217558A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6000135A (en) * | 1996-08-16 | 1999-12-14 | Braun Aktiengesellschaft | Dry shaving apparatus with guard member |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR930002935A (ko) | 정보 처리 장치 | |
JPH0217558A (ja) | 入出力制御方式 | |
JPS5835648A (ja) | プログラム実行制御方式 | |
JPS62162105A (ja) | フロ−チヤ−ト式プログラマブルコントロ−ラ | |
JPH0615318Y2 (ja) | 電子スケジュ−ラ | |
JPS58166390A (ja) | 表示装置 | |
JP2004151762A (ja) | プログラマブルコントローラ | |
JPH0574120A (ja) | 情報処理装置 | |
JPH03288228A (ja) | 情報処理装置 | |
JPH0363821A (ja) | マイクロプログラム制御装置 | |
JPS59119413A (ja) | プログラマブルコントロ−ラ | |
JPS5927303A (ja) | プログラム修正装置 | |
JPS6318401A (ja) | プログラマブルコントロ−ラ用プログラミング装置 | |
JPS63291122A (ja) | マイクロプログラム開発支援装置 | |
JPS60123938A (ja) | プログラムデバツク方式 | |
JPH0816428A (ja) | オブジェクト指向プログラムのコンパイルシステム及びデバッグ方法 | |
JPS62271021A (ja) | マイクロプログラム制御方式 | |
JPS63298541A (ja) | リアルタイム・メモリモニタ方式 | |
JPH10171527A (ja) | プログラムのデバッグ方式 | |
JPS6288036A (ja) | マイクロプログラム制御装置 | |
JPS6289142A (ja) | 論理型デ−タ処理装置 | |
JPH04309126A (ja) | ハードウェア制御ソフトウェア起動方式 | |
JPH0540661A (ja) | シミユレータ装置 | |
JPH05150976A (ja) | 中央処理装置マイクロプログラム書き換え方法 | |
JPS6391762A (ja) | メモリ型制御回路 |