JPH01189149A - リード付き半導体装置 - Google Patents
リード付き半導体装置Info
- Publication number
- JPH01189149A JPH01189149A JP1408288A JP1408288A JPH01189149A JP H01189149 A JPH01189149 A JP H01189149A JP 1408288 A JP1408288 A JP 1408288A JP 1408288 A JP1408288 A JP 1408288A JP H01189149 A JPH01189149 A JP H01189149A
- Authority
- JP
- Japan
- Prior art keywords
- lead
- package
- recess
- mounting
- outer lead
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 22
- 238000005452 bending Methods 0.000 abstract description 11
- 239000000919 ceramic Substances 0.000 abstract description 5
- 230000008646 thermal stress Effects 0.000 abstract description 4
- 229910000679 solder Inorganic materials 0.000 abstract description 2
- 230000002950 deficient Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 7
- 244000126211 Hericium coralloides Species 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005476 soldering Methods 0.000 description 2
- 208000019901 Anxiety disease Diseases 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 244000046146 Pueraria lobata Species 0.000 description 1
- 235000010575 Pueraria lobata Nutrition 0.000 description 1
- 230000036506 anxiety Effects 0.000 description 1
- 238000005219 brazing Methods 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000008642 heat stress Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3421—Leaded components
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
リード付ぎ半導体装置に関し、
取り扱い中におけるリード曲りの発生を防止することを
目的とし、 その底面から側面にＵつで開口した凹部を複数有する形
状のパッケージと、該パッケージの側面及び底面より突
出せずに上記凹部内に突出して設けてあり、実装に際し
て曲げられて先端が上記凹部より突出して上記パッケー
ジの底面より突出せしめられる外リードとより構成する
。
目的とし、 その底面から側面にＵつで開口した凹部を複数有する形
状のパッケージと、該パッケージの側面及び底面より突
出せずに上記凹部内に突出して設けてあり、実装に際し
て曲げられて先端が上記凹部より突出して上記パッケー
ジの底面より突出せしめられる外リードとより構成する
。
本発明はリード付き半導体装置に関する。
プリント基板の表面に実装される従来のリード付きの半
導体装置は、リードがパッケージの周面より外方に突出
した構成である。
導体装置は、リードがパッケージの周面より外方に突出
した構成である。
ｒ発明が解決しようとする問題点〕
このため、半導体装置を実装するまでの取扱い中にリー
ド曲りが生じ易い。リード曲りが生じた場合には、実装
に際してリード曲りを修正しなければならず、向側であ
り、修正作業もむずかしいという問題があった。
ド曲りが生じ易い。リード曲りが生じた場合には、実装
に際してリード曲りを修正しなければならず、向側であ
り、修正作業もむずかしいという問題があった。
本発明は、取り扱い中におけるリード曲りの発生を防止
することのできるリードイ」き半導体装置を提供するこ
とを目的とする。
することのできるリードイ」き半導体装置を提供するこ
とを目的とする。
〔問題点を解決するための手段）
本発明は、その底面から側面に亘って開口した凹部を複
数有する形状のパッケージと、該パッケージの側面及び
底面より突出ゼずに上記凹部内に突出して設けてあり、
実装に際して曲げられて先端が上記凹部より突出して上
記パッケージの底面より突出せしめられる外リードとよ
りなる構成としたものである。
数有する形状のパッケージと、該パッケージの側面及び
底面より突出ゼずに上記凹部内に突出して設けてあり、
実装に際して曲げられて先端が上記凹部より突出して上
記パッケージの底面より突出せしめられる外リードとよ
りなる構成としたものである。
凹部と外リードとは、外リードが凹部内に収められた関
係にある。このため、取り扱い中に外リードが何物かに
押される危険が減り、外リードの曲がりを防止できる。
係にある。このため、取り扱い中に外リードが何物かに
押される危険が減り、外リードの曲がりを防止できる。
第２図は本発明の一実施例になるリード付き半導体装置
１の仝休を示し、第３図は第２図中小円Ａで囲んだ部分
を拡大して示す。第１図は第２図中本発明の要部を示す
。これはセラミックパッケージの場合の例である。
１の仝休を示し、第３図は第２図中小円Ａで囲んだ部分
を拡大して示す。第１図は第２図中本発明の要部を示す
。これはセラミックパッケージの場合の例である。
第２図のリード付き半導体装置１は所謂フラットパッケ
ージタイプである。
ージタイプである。
２はセラミックパッケージであり、内部に半導体チップ
１２が固着してあり、キャップ３により封止されている
。１３は内部配線である。
１２が固着してあり、キャップ３により封止されている
。１３は内部配線である。
セラミックパッケージ２の周面には、底面４が“ら側面
５に亘って開口した凹部６が多数形成してある。凹部６
の底面４の開ロア、側面５の開口８は共に口字状であり
連続している。
５に亘って開口した凹部６が多数形成してある。凹部６
の底面４の開ロア、側面５の開口８は共に口字状であり
連続している。
１０は外リードであり、その基部を各凹部６の奥部にろ
う材１４により固定して略水平に設けてあり、上記内部
配置１３と電気的に接続されている。
う材１４により固定して略水平に設けてあり、上記内部
配置１３と電気的に接続されている。
外リード１０の長さ之は、上記開ロアの深さｍより若干
短く定めである。
短く定めである。
これにより、各外リード１０は、凹部６より外方に突出
ｌずに凹部６内に収まってＪ３す、その両側を、隣り合
う凹部６の間に残置形成された櫛歯部１１によりガード
されている。
ｌずに凹部６内に収まってＪ３す、その両側を、隣り合
う凹部６の間に残置形成された櫛歯部１１によりガード
されている。
従って、外リード１０に対して矢印Ｘ方向よりの異物の
接近は、櫛歯部１１の面１１ａにより阻止され、矢印Ｙ
方向よりの異物の接近は櫛歯部１１の面１１ｂにより阻
止され、外リード１０までは到達しない。
接近は、櫛歯部１１の面１１ａにより阻止され、矢印Ｙ
方向よりの異物の接近は櫛歯部１１の面１１ｂにより阻
止され、外リード１０までは到達しない。
また凹部６の幅Ｗ１は外リード１０の幅Ｗより若干広い
だけの狭いものであり、このことによっても異物が凹部
６内に入り込みにくい。
だけの狭いものであり、このことによっても異物が凹部
６内に入り込みにくい。
このため、半導体装置１の取り扱い中に外り一ド１０が
何物かに当たって押される危険が従来のものに比べて格
段に少なくなり、取り扱い中に外リード１０が曲がる不
都合が効果的に防止される。
何物かに当たって押される危険が従来のものに比べて格
段に少なくなり、取り扱い中に外リード１０が曲がる不
都合が効果的に防止される。
次に、上記のリード付き半導体装置１のプリント基板へ
の実装について説明する。
の実装について説明する。
実装する直前に、第４図に示すように、治具２０を使用
し、これを矢印Ｂ方向に開ロアを通して凹部６内に挿入
し、同方向に押す。これにより、外リード１０が同図に
示すように斜めに曲げ変形され、先端１０ａが開口８を
通して凹部６外に出、パッケージ２の底面４より突出す
る。
し、これを矢印Ｂ方向に開ロアを通して凹部６内に挿入
し、同方向に押す。これにより、外リード１０が同図に
示すように斜めに曲げ変形され、先端１０ａが開口８を
通して凹部６外に出、パッケージ２の底面４より突出す
る。
ここで、例えば８Ｂ歯状の治具を使用すれば、パッケー
ジ２の−の辺に並ぶ外リードを一度に曲げることが出来
、上記の曲げ作業は簡単である。
ジ２の−の辺に並ぶ外リードを一度に曲げることが出来
、上記の曲げ作業は簡単である。
半導体装置１は、第５図に示すように、外り一ド１０の
先Ｇａ １０ ａを配線パターン２１と半田２２により
半田付けされて、プリント基板２３上に実装される。
先Ｇａ １０ ａを配線パターン２１と半田２２により
半田付けされて、プリント基板２３上に実装される。
外リード１０は斜めの状態にあり、実装後の熱ストレス
は、外リード１０が適宜変形することにより吸収され、
熱ストレスによる半田付は部の接続不良は起こらない。
は、外リード１０が適宜変形することにより吸収され、
熱ストレスによる半田付は部の接続不良は起こらない。
第６図は本発明の別の実施例になるリード付き半導体装
置３０を示す。これはモールドパッケージの場合の例で
ある。
置３０を示す。これはモールドパッケージの場合の例で
ある。
３１はモールドパッケージであり、リードフレームの内
リード３２、ステージ３３、及びステージ３３上に固着
された半導体デツプ１２を被包しており、周囲に凹部６
が形成してある。
リード３２、ステージ３３、及びステージ３３上に固着
された半導体デツプ１２を被包しており、周囲に凹部６
が形成してある。
外リード３４は内リード３２より延在して、モールドパ
ッケージ３１より上記凹部６内に突出して凹部６内に収
まっており、ガードされている。
ッケージ３１より上記凹部６内に突出して凹部６内に収
まっており、ガードされている。
第７図は治具２０により外リード３４が曲げられて凹部
６外に出、先端３４ａがモールドパッケージ３１の底面
より突出した状態を示す。
６外に出、先端３４ａがモールドパッケージ３１の底面
より突出した状態を示す。
第８図はプリント基板２３上に実装された状態を示す。
なお、本発明は、外リードがパッケージの周囲の凹部内
に収まっていればよく、凹部の形状外リードの向き等は
、上記実施例に限定されるものではない。
に収まっていればよく、凹部の形状外リードの向き等は
、上記実施例に限定されるものではない。
以上説明した様に、本発明によれば、外リードがパッケ
ージの凹部内に収まっているため、外リードがパッケー
ジ内に引き込まれた状態と等価となり、リード付き半導
体装置の取扱い中に外リードが何物かに押されて曲がる
不都合を防止することが出来る。また外リードを意図的
に曲げて変形させることにより、パッケージの底面より
突出させることができるため、外リードは熱ストレスを
吸収できる形状となり、実装後の熱ストレスによる実装
不良の発生も防止出来る。
ージの凹部内に収まっているため、外リードがパッケー
ジ内に引き込まれた状態と等価となり、リード付き半導
体装置の取扱い中に外リードが何物かに押されて曲がる
不都合を防止することが出来る。また外リードを意図的
に曲げて変形させることにより、パッケージの底面より
突出させることができるため、外リードは熱ストレスを
吸収できる形状となり、実装後の熱ストレスによる実装
不良の発生も防止出来る。
第１図は本発明のリード付き半導体装置の要部の構造を
示す図、 第２図は本発明のリード付き半導体装置の一実施例を示
す斜視図、 第３図は第２図中小円で囲んだ部分を拡大して示す図、 第４図は実装に際しての外リードの曲げを説明する図、 第５図は本発明のリード付き半導体装置の一実施例の実
装状態を示す図、 第６図は本発明の別の実施例のリード付き半導体装置の
要部の構造を示す図、 第７図は外リードの曲げを説明する図、第８図は実装状
態を示す図である。 図において、 １．３０はリード付き半導体装置、 ２はセラミックパッケージ、 ４は底面、 ５は側面、 ６は凹部、 ７．８は間口、 １０．３４は外リード、 １３は内部配線、 １１は櫛歯部、 ２０は治具、 ３１はモールドパッケージ、 ３２は内リード を示す。 特許出願人 富 士 通 株式会社 同 富士通ヴイエルエスアイ株式会社代 理
人 弁理士 伊 東 忠 彦 ７．・ 、。 ζ ！。 １、 ・−。 、、イ・′ １１−ドＺ１−き字や仲句１泗（うｔ １叶ト肘ｌ嘲遊快１ 竿２図の小円で司んた゛青粉４ｓ：入して示Ｔ図町３図 外＋＋−ｐ’を曲Ｉｆろ林、は【取Ｔ目大旅メ篤１示↑
図 嬉５図 ≦ジ＝シ１）−ドＡ１−ぎ吋り３ト一→鴫１安升さｔ３
１モー−ルドゝノずツｔ−ジ ノ 葛Ｇ図 外＋＋−１：’Ｌ宵１喝状他宮示Ｔ図 疼７図 銅知べ糖、を示−１図 萬Ｓ図
示す図、 第２図は本発明のリード付き半導体装置の一実施例を示
す斜視図、 第３図は第２図中小円で囲んだ部分を拡大して示す図、 第４図は実装に際しての外リードの曲げを説明する図、 第５図は本発明のリード付き半導体装置の一実施例の実
装状態を示す図、 第６図は本発明の別の実施例のリード付き半導体装置の
要部の構造を示す図、 第７図は外リードの曲げを説明する図、第８図は実装状
態を示す図である。 図において、 １．３０はリード付き半導体装置、 ２はセラミックパッケージ、 ４は底面、 ５は側面、 ６は凹部、 ７．８は間口、 １０．３４は外リード、 １３は内部配線、 １１は櫛歯部、 ２０は治具、 ３１はモールドパッケージ、 ３２は内リード を示す。 特許出願人 富 士 通 株式会社 同 富士通ヴイエルエスアイ株式会社代 理
人 弁理士 伊 東 忠 彦 ７．・ 、。 ζ ！。 １、 ・−。 、、イ・′ １１−ドＺ１−き字や仲句１泗（うｔ １叶ト肘ｌ嘲遊快１ 竿２図の小円で司んた゛青粉４ｓ：入して示Ｔ図町３図 外＋＋−ｐ’を曲Ｉｆろ林、は【取Ｔ目大旅メ篤１示↑
図 嬉５図 ≦ジ＝シ１）−ドＡ１−ぎ吋り３ト一→鴫１安升さｔ３
１モー−ルドゝノずツｔ−ジ ノ 葛Ｇ図 外＋＋−１：’Ｌ宵１喝状他宮示Ｔ図 疼７図 銅知べ糖、を示−１図 萬Ｓ図
Claims (1)
- 【特許請求の範囲】 その底面（４）から側面（５）に亘つて開口した凹部
（６）を複数有する形状のパッケージ（２、３１）と、 該パッケージの側面（５）及び底面（４）より突出せず
に上記凹部（６）内に突出して設けてあり、実装に際し
て曲げられて先端（１０ａ、３４ａ）が上記凹部（６）
より突出して上記パッケージの底面（４）より突出せし
められる外リード（１０、３４）とよりなる構成とした
ことを特徴とするリード付き半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63014082A JP2578148B2 (ja) | 1988-01-25 | 1988-01-25 | リード付き半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63014082A JP2578148B2 (ja) | 1988-01-25 | 1988-01-25 | リード付き半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01189149A true JPH01189149A (ja) | 1989-07-28 |
| JP2578148B2 JP2578148B2 (ja) | 1997-02-05 |
Family
ID=11851182
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63014082A Expired - Lifetime JP2578148B2 (ja) | 1988-01-25 | 1988-01-25 | リード付き半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2578148B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04117462U (ja) * | 1991-04-03 | 1992-10-21 | 株式会社三井ハイテツク | 半導体装置 |
| JPH08236653A (ja) * | 1995-02-27 | 1996-09-13 | Nec Corp | 電子デバイス用パッケージ |
| USRE37413E1 (en) | 1991-11-14 | 2001-10-16 | Hyundai Electronics Industries Co., Ltd. | Semiconductor package for a semiconductor chip having centrally located bottom bond pads |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61207043U (ja) * | 1985-06-18 | 1986-12-27 |
-
1988
- 1988-01-25 JP JP63014082A patent/JP2578148B2/ja not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61207043U (ja) * | 1985-06-18 | 1986-12-27 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04117462U (ja) * | 1991-04-03 | 1992-10-21 | 株式会社三井ハイテツク | 半導体装置 |
| USRE37413E1 (en) | 1991-11-14 | 2001-10-16 | Hyundai Electronics Industries Co., Ltd. | Semiconductor package for a semiconductor chip having centrally located bottom bond pads |
| JPH08236653A (ja) * | 1995-02-27 | 1996-09-13 | Nec Corp | 電子デバイス用パッケージ |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2578148B2 (ja) | 1997-02-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS59161851A (ja) | 電子部品 | |
| JPH01189149A (ja) | リード付き半導体装置 | |
| JP2004023076A (ja) | 配線基板装置 | |
| JP3348485B2 (ja) | 半導体装置と実装基板 | |
| JPH04184968A (ja) | 電子部品およびその製造に用いるリードフレームならびに電子部品の実装方法 | |
| JPS60254646A (ja) | 半導体装置 | |
| JP2555989B2 (ja) | 樹脂封止型半導体装置およびリードフレーム | |
| JPH01161707A (ja) | チップ部品 | |
| JPS5947749A (ja) | レジンパツケ−ジ型半導体装置 | |
| JP2810432B2 (ja) | リードフレーム | |
| JP2500610B2 (ja) | 半導体装置 | |
| KR200142849Y1 (ko) | 반도체 패키지 | |
| JPH02111093A (ja) | 半導体装置の表面実装構造 | |
| JPH0212861A (ja) | 樹脂封止型半導体装置 | |
| JPS622560A (ja) | 樹脂封止型半導体装置 | |
| JPH07302653A (ja) | 整列板 | |
| JPH0563133A (ja) | 樹脂封止型半導体装置 | |
| KR970001139Y1 (ko) | 비엘피(blp)용 리드 프레임 | |
| JP2591505B2 (ja) | 印刷配線板 | |
| KR950006837Y1 (ko) | 아웃리드 표면 노출형 반도체 패키지 | |
| JPH03215964A (ja) | 半導体パッケージ及びその装着基板 | |
| JPH0555433A (ja) | 半導体装置 | |
| JPH01105566A (ja) | 集積回路用パツケージ | |
| JPH0576081U (ja) | プリント基板 | |
| JPH10289974A (ja) | リードフレームおよび該リードフレームを用いた樹脂封止型半導体装置 |