JPH01187838A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH01187838A
JPH01187838A JP63010957A JP1095788A JPH01187838A JP H01187838 A JPH01187838 A JP H01187838A JP 63010957 A JP63010957 A JP 63010957A JP 1095788 A JP1095788 A JP 1095788A JP H01187838 A JPH01187838 A JP H01187838A
Authority
JP
Japan
Prior art keywords
light
region
junction
junctions
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP63010957A
Other languages
English (en)
Other versions
JP2672544B2 (ja
Inventor
Masahito Miura
雅人 三浦
Tadaaki Kariya
苅谷 忠昭
Tatsuo Shimura
志村 辰男
Kiyoshi Tsukuda
佃 清
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Hitachi Power Semiconductor Device Ltd
Original Assignee
Hitachi Ltd
Hitachi Haramachi Electronics Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd, Hitachi Haramachi Electronics Ltd filed Critical Hitachi Ltd
Priority to JP1095788A priority Critical patent/JP2672544B2/ja
Publication of JPH01187838A publication Critical patent/JPH01187838A/ja
Application granted granted Critical
Publication of JP2672544B2 publication Critical patent/JP2672544B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Element Separation (AREA)
  • Led Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体装置に係り、特に、半導体基板内に、
電気的絶縁を目的とした分離領域以外に、光の遮断又は
減衰を目的とした分離領域を有する半導体装置に関する
〔従来の技術〕
一般に、半導体基板上にトランジスタ等の半導体素子を
複数個構成する場合、複数の半導体素子′が相互に電気
的に絶縁されるように分離領域を形成することは周知の
ところである。このような分離方式としては、PN接合
の逆方向特性を利用したPN接合分離が広(−船釣に用
いられており、その他の方式として、アイソブレーナ方
式及び誘電体分離方式等の客色縁層を用いる方式、ある
いはビームリード方式等の空間を利用する方式等が知ら
れている。
この種分離方式に関する従来技術として、例えば、特開
昭56−8842号公報及び特開昭56−8843号公
報等に記載された技術が知られている。
〔発明が解決しようとする課題〕
前記従来技術は、半導体素子相互間の電気的絶縁、すな
わち、電気的インピーダンスをいかに高く効率よく得る
かという点に目的を置いて分離領域を形成しているため
、光に対する反射、吸収を含めた光の遮断という点につ
いては、なんら配慮されていなかった。
このため、前記従来技術は、同一基板上に形成される複
数のPN接合の1つが順バイアスされ、キャリアの再結
合(伝導体の電子が価電子帯のホールと再結合)が生じ
ると、発光現象を起こし、この光が減衰しながら基板内
を通過し、他のPN接合に到達すると、そのPN接合近
傍で吸収された光が、電子−ホール対を発生(光起電効
果)させ、電気的に絶縁されている2つのPN接合間に
、基板を介しての光結合構造を生じさせてしまうという
問題点があった。すなわち、前記従来技術は、電気的に
絶縁されている基板に形成された半導体素子相互間の光
結合により、半導体装置の性能を低下させてしまうとい
う問題点があった。
本発明の目的は、前記従来技術の問題点を解決し、光結
合が原因となる性能の低下を防止した半導体装置を堤供
することにある。
〔課題を解決するための手段〕
本発明によれば、前記目的は、半導体基板内に形成され
る半導体素子相互間に、光を遮断し、反射させあるいは
吸収せしめる領域を、半導体基板内の光路に設けること
により達成される。
〔作用〕
光を遮断し、反射させあるいは吸収せしめる領域は、1
つのPN接合が順方向にバイアスされて発光現象を起こ
したとき、その光が他のPN接合に到達することを防止
する。このため、他のPN接合は、n接合以外のPN接
合の発する光に影響されることな(動作可能となる。
〔実施例〕
以下、本発明による半導体装置の実施例を図面により詳
細に説明する。
第1図〜第7図は本発明の詳細な説明するための図であ
り、第1図、第2図は概略断面図、第3図、第4図は概
略平面図、第5図〜第7図は電気的絶縁領域と光遮断領
域との位置関係を説明する断面図である。第1図〜第7
図において、1は電気的絶縁領域、2,2a〜2cは光
遮断領域、3゜4はpn接合である。
第1図に示す半導体装置は、半導体基板上の電気的絶縁
領域1で分離された領域内に、半導体素子を構成するP
N接合3,4が形成されて構成されており、PN接合3
,4の中間部分に本発明による光遮断領域2が設けられ
ている。この光遮断領域2は、PN接合3,4の一方が
発光現象を起こしたとき、その光が他方のPN接合に到
達して、そのPN接合に対する影響を与えないように作
用しており、基板を通過する横方向の光を遮断するため
に効果的である。
第2図に示す半導体装置は、第1図に示す半導体装置に
おける光遮断領域2が、PN接合3.4の側方にだけ設
けられていたのに対し、pn接合3.4の底面にも光遮
断領域2を設けることにより、基板内部において横方向
に通過する光ばかりでなく、基板底面から廻り込む光に
対する光遮断をも可能としたもので、光遮断領域2は、
PN接合3.4の夫々を完全に覆うように設けられてい
る。
これらの光遮断領域の平面的な配置が第3図及び第4図
に示されており、第3図に示す光速In域2aは、第1
図に示すようなPN接合3,4が対向する部分に設けら
れた光遮断領域を示している。本発明の半導体装置は、
この光遮断領域2aのみにより構成してもよく、また、
これに光遮断領域2bを付加し、発光側となるPN接合
3を取り囲むように構成してもよく、また、光遮断領域
2cを付加して受光側となるPN接合4を取り囲むよう
に構成してもよく、さらに、光遮断領域2a〜2cを設
けて、全てのPN接合3,4を個々に取り囲むように構
成してもよい。また、光遮断領域2は、必ずしも、個別
素子毎に設ける必要はなく、例えば、第4図に示すよう
に、受光側、発光側をブロックに分割し複数の素子を一
括して取り囲むように設けてもよい。
前述したような光遮断領域の断面配置及び平面配置は、
多種多様な選択が可能であり、必要となる範囲及び光遮
断の強さ等から、他の領域を加味し最も効率のよい構造
を選択すればよい。
次に、電気的絶縁領域1と光遮断領域2との相対位置の
関係について、第5図〜第7図により説明する。
第5図は、電気的絶縁領域1と光遮断領域2とが、お互
いに共有する領域を持たずに独立に形成された場合を示
し、第6図は、一部を共有させて構成した場合を示して
いる。また、第7図は、光遮断領域1の全てが電気的絶
縁領域に含まれる場合を示している。このような、電気
的絶縁領域Iと光遮断領域2の位置関係においては、半
導体装置を第7図に示すような構成とすることが、光遮
断のために新たな領域の増加がなく、半導体装置の面積
を増加させることがないという点で望ましい。
次に、前述のような原理を使用した本発明の具体的な実
施例を図面により詳細に説明する。
第8図は第1図の原理による本発明の一実施例の構成を
示す断面図である。第8図において、5は溝、6はP型
半導体基板、7はN型半導体層、8は分離用P重拡散層
、9は酸化アルミ層であり、他の符号は第1図〜第7図
の場合と同一である。
第8図に示す実施例の半導体装置は、P型基板6、該基
板6上のN型半導体層7、N型半導体層7を電気的に分
離する分離用P重拡散層8、N型半導体層7内に形成さ
れた半導体素子を構成するPN接合3.4、分離用P型
拡nt層8内に設けられた溝5内に埋め込まれた光遮断
を行う酸化アルミ層9により構成される。このような半
導体装置において、酸化アルミ層9が光遮断領域を形成
しており、N型半導体層7内を横方向に通る光を遮断し
ている。
この半導体装置は、例えば、次のようにして製造するこ
とができる。
P型半導体基板6の上にエピタキシャル成長を用いてN
型半導体N7を形成し、上面よりP型不純物を選択的に
拡散し、P型半導体基板6に到達する深さの分離用P重
拡散層を形成し、N型半導体層7と、P型半導体基板6
及びP型拡散層8とにより構成されるPN接合により電
気的な分離を行う、いわゆるPN接合分離構造を形成す
る。
次に、N型半導体層7の上面より、P型不純物を選択的
に拡散し、N型半導体N7との間にPN接合3.4を形
成し、能動素子の一接合部を形成する。
基板表面の絶縁、保護のための絶縁層10を、N型半導
体層7を高温熱処理により、または、CVD法等により
、酸化シリコン等を堆積して形成する。
さらに、この絶縁層10上に選択的に設けた開口部より
化学エツチングを施すことにより、分離用P型拡散層8
内に溝5を形成し、その溝内に光遮断効果が高い酸化ア
ルミを埋め込み酸化アルミN9を形成し、光遮断領域と
する。
このような構造の半導体装置は、酸化アルミ層9が光遮
断を行い、PN接合3,4またはPN接合を一部に有す
る半導体素子間の断面横方向の光遮断を可能としている
。酸化アルミ層9は、光遮断効果の高いものであれば他
の物質であってもよい。
第9図は本発明の他の具体的な実施例を示す断面図であ
り、誘電体分離方式による半導体装置に光遮断領域を設
けたものである。第9図において、11は誘電体絶縁層
、12は高融点金属膜、13は基板支持層、14はN型
半導体層であり、他の符号は第8図の場合と同一である
第9図に示す実施例の半導体装置は、半導体素子を形成
するN型半導体層14が電気的な絶縁を行う酸化シリコ
ン等による誘電体絶縁層11を介して基板支持層13内
に形成されて構成され、誘電体絶縁層11と基板支持層
13の間には、光遮断効果の高い高融点金属膜12が設
けられている。
この高融点金属膜12は、光遮断領域を構成するもので
あり、高温熱処理に耐え得る高融点金属、例えば、タン
グステン(W)、モリブデン(Mo)、タンタル(Ta
)等を用いることができ、また、これらの金属との化合
物を用いることもできる。
前述のような、誘電体絶縁層層11、光遮断のための高
融点金属膜12を介して基板支持層13内に支持される
N型半導体層14の形成は、公知の誘電体分離半導体の
製造方法において、誘電体絶縁層13を形成する工程に
続き、高融点金属層を形成する工程を追加することによ
り容易に行うことができる。
このように形成されたN型半導体114の表面より選択
的にP型不純物を拡散し、PN接合3゜4を形成し、あ
るいはPN接合を有する半導体素子を形成した後、その
表面に表面保護膜10を形 、。
成することにより、第9図に示す半導体装置を作ること
ができる。
この実施例の半導体装置は、PN接合3.4あるいはP
N接合を一部に有する半導体素子間が、高融点金属層1
2により、側面及び底面から覆われており、第8図に示
したPN接合分離方式に適用した実施例に比較して、光
遮断効果のより高い構造を有している。
第10図及び第11図は、本発明のさらに他の具体的な
実施例を示す断面図であり、第8図により説明した、P
N接合分離方式の半導体装置に本発明を適用した他の構
造を示している。第10図。
第11図において、15は金属蒸着膜、16は反射膜で
あり、他の符号は第8図の場合と同一である。
第10図に示す実施例は、化学エツチングにより形成し
た溝5の内側表面にA1等による金属蒸着膜15を蒸着
法等により形成したものであり、第8図の実施例と同様
の効果を奏するものである。
、 また、第11図に示す実施例は、溝5の内側表面に
、基板とは屈折率の異なる例えば酸化シリコン、ガラス
等による反射膜16を形成したものであり、基板と反射
膜16との光の屈折率が異なることによる光反射効果に
より、この反射膜16を通過する光を減少させるように
したもので、やはり、第8図の実施例と同様な効果を奏
する。
前述した本発明の実施例は、基板内に形成されるPN接
合あるいはPN接合を有する半導体素子相互間の光によ
る影響を除去するものとして説明したが、本発明は、半
導体基板内にホトカップリングを行う光結合素子を複数
個形成するような場合にも用いることができ、このよう
な場合には特に効果的である。
すなわち、同一半導体基板内に複数の光結合による電気
信号の伝搬を行う光結合素子を設けた場合、本発明は、
光結合素子相互間の光による結合、または、他の半導体
素子と光結合素子との間の光による結合等を除くことが
でき、光結合素子を複数個含む半導体装置を構成する場
合にも効果的に用いることができる。
〔発明の効果〕
以上説明したように、本発明によれば、電気的絶縁分離
とは別に、光遮断効果の高い領域を新たに付加すること
により、同一半導体基板内に存在するPN接合相互間の
光による結合による電気的信号の漏れ、誤動作等、光に
よる悪影響を防止することができ、高品質の半導体装置
を提供することができる。
【図面の簡単な説明】
第1図、第2図は本発明の詳細な説明する概略断面図、
第3図、第4図は概略平面図、第5図。 第6図、第7図は電気的絶縁領域と光遮断領域との位置
関係を説明する図、第8図は本発明の具体的な実施例の
構成を示す断面図、第9図は本発明の他の具体的な実施
例を示す断面図、第10図。 第11図は本発明のさらに他の具体的な実施例を示す断
面図である。 1−−−−−一電気的絶縁領域、2.2a、2b、2c
m−−−−一・光遮断領域、3. .1−−−−−・−
PN接合、5・・・・−溝、6−・・−・・P型半導体
基板、7−・−・・−N型半導体層、8・−・・・・−
分離用P型拡散層、9・・・・・・・酸化アルミ層、1
0・−・−・・・・表面保護膜、11−・・・・・・誘
電体絶縁層、12−・−・・−・高融点金属膜、13・
−・・・・基板支持層、111−・・−・−N型半導体
層、15−一−−−・−金属膜、16−−−−−−・反
射膜。 第1図 2 : L5114B、すA 第2図 第3図 2−a 、2−b 、2−c 尤医’tHr4fi z
H第4図 第5図 第6図 第7図 第8図 第9図 ’2 : M紅、’7.4fiffJ   14 : 
n”;’#−導1第1O図 第1I図 15:A1蕉省護 I6:反射膜

Claims (1)

  1. 【特許請求の範囲】 1、同一の半導体基板内に少なくとも2つ以上のPN接
    合を有し、PN接合相互間が電気的に分離されている半
    導体装置において、光遮断あるいは光減衰効果の高い、
    PN接合相互間を光学的に分離する領域を備えているこ
    とを特徴とする半導体装置。 2、前記光学的な分離領域は、金属膜あるいは金属酸化
    物で形成されることを特徴とする特許請求の範囲第1項
    記載の半導体装置。 3、前記光学的な分離領域は、半導体基板と光の屈折率
    の異なる反射膜で形成されることを特徴とする特許請求
    の範囲第1項記載の半導体装置。
JP1095788A 1988-01-22 1988-01-22 半導体装置 Expired - Lifetime JP2672544B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1095788A JP2672544B2 (ja) 1988-01-22 1988-01-22 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1095788A JP2672544B2 (ja) 1988-01-22 1988-01-22 半導体装置

Publications (2)

Publication Number Publication Date
JPH01187838A true JPH01187838A (ja) 1989-07-27
JP2672544B2 JP2672544B2 (ja) 1997-11-05

Family

ID=11764664

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1095788A Expired - Lifetime JP2672544B2 (ja) 1988-01-22 1988-01-22 半導体装置

Country Status (1)

Country Link
JP (1) JP2672544B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1999012398A1 (en) * 1997-09-01 1999-03-11 Cambridge Display Technology Ltd. Display devices

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5779684A (en) * 1980-11-05 1982-05-18 Ricoh Co Ltd Light emitting diode device
JPS5779685A (en) * 1980-11-05 1982-05-18 Ricoh Co Ltd Light emitting diode device
JPS59218749A (ja) * 1983-05-26 1984-12-10 Sanyo Electric Co Ltd 半導体装置の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5779684A (en) * 1980-11-05 1982-05-18 Ricoh Co Ltd Light emitting diode device
JPS5779685A (en) * 1980-11-05 1982-05-18 Ricoh Co Ltd Light emitting diode device
JPS59218749A (ja) * 1983-05-26 1984-12-10 Sanyo Electric Co Ltd 半導体装置の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1999012398A1 (en) * 1997-09-01 1999-03-11 Cambridge Display Technology Ltd. Display devices
US6580212B2 (en) 1997-09-01 2003-06-17 Cambridge Display Technology Ltd. Display device with improved contrast

Also Published As

Publication number Publication date
JP2672544B2 (ja) 1997-11-05

Similar Documents

Publication Publication Date Title
US6458619B1 (en) Process for producing an isolated planar high speed pin photodiode with improved capacitance
TWI738765B (zh) 半導體裝置及其製造方法
KR100460404B1 (ko) 회로내장 감광 장치
US7057254B2 (en) Front illuminated back side contact thin wafer detectors
JP2867983B2 (ja) フォトディテクタおよびその製造方法
JPH0287684A (ja) 集積pin光検出器および方法
KR101989212B1 (ko) 광전자 반도체 칩, 그리고 광전자 반도체 칩의 제조 방법
US6472718B2 (en) Semiconductor device
JPH0290573A (ja) モノリシツク太陽電池及びバイパス・ダイオード・システム
US6690078B1 (en) Shielded planar dielectrically isolated high speed pin photodiode and method for producing same
JP2910696B2 (ja) 半導体光検出器
US5994751A (en) Photodiode having reduced series resistance, and method for fabrication thereof
KR20060033721A (ko) 내장형 도파관 검출기
JPH06326419A (ja) モノリシック半導体発光アレイ
US6303967B1 (en) Process for producing an isolated planar high speed pin photodiode
JP2009105182A (ja) 光集積化素子および光集積化素子の製造方法
US4846896A (en) Solar cell with integral reverse voltage protection diode
US20080272418A1 (en) Semiconductor component comprising a buried mirror
JPH01187838A (ja) 半導体装置
JPS6393174A (ja) フオトダイオ−ド
JP6988103B2 (ja) 半導体装置の製造方法、半導体装置
TW201618327A (zh) 光電半導體晶片及其製造方法
JP4601129B2 (ja) 半導体受光素子製造方法
JPH07162022A (ja) 半導体受光素子、その製造方法および半導体の加工方法
JPH01138768A (ja) 発光ダイオードアレイ