JPH0118615B2 - - Google Patents

Info

Publication number
JPH0118615B2
JPH0118615B2 JP54105769A JP10576979A JPH0118615B2 JP H0118615 B2 JPH0118615 B2 JP H0118615B2 JP 54105769 A JP54105769 A JP 54105769A JP 10576979 A JP10576979 A JP 10576979A JP H0118615 B2 JPH0118615 B2 JP H0118615B2
Authority
JP
Japan
Prior art keywords
signal
word
data
bits
bit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP54105769A
Other languages
English (en)
Other versions
JPS5630340A (en
Inventor
Masato Tanaka
Tadashi Ootsuki
Keiichi Tsucha
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP10576979A priority Critical patent/JPS5630340A/ja
Priority to CA000358338A priority patent/CA1173934A/en
Priority to AU61507/80A priority patent/AU538418B2/en
Priority to NLAANVRAGE8004723,A priority patent/NL188006C/xx
Priority to DE19803031468 priority patent/DE3031468A1/de
Priority to DE3051227A priority patent/DE3051227C2/de
Priority to GB8027084A priority patent/GB2061068B/en
Priority to FR8018244A priority patent/FR2463996A1/fr
Publication of JPS5630340A publication Critical patent/JPS5630340A/ja
Priority to US06/610,944 priority patent/US4562581A/en
Publication of JPH0118615B2 publication Critical patent/JPH0118615B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0054—Detection of the synchronisation error by features other than the received signal transition
    • H04L7/0066—Detection of the synchronisation error by features other than the received signal transition detection of error based on transmission code rule
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/04—Speed or phase control by synchronisation signals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/04—Speed or phase control by synchronisation signals
    • H04L7/048—Speed or phase control by synchronisation signals using the properties of error detecting or error correcting codes, e.g. parity as synchronisation signal
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/04—Speed or phase control by synchronisation signals
    • H04L7/08—Speed or phase control by synchronisation signals the synchronisation signals recurring cyclically

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Transmission Systems Not Characterized By The Medium Used For Transmission (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)

Description

【発明の詳細な説明】 本発明は、たとえばPCM化されたオーデイオ
信号等のような情報量の多いデジタルデータ信号
をシリアルに伝送するためのデジタル信号伝送方
法に関する。
一般に音楽等のオーデイオ信号をPCM化して
録音、再生、編集等の操作を行なう場合に、
PCM録音機、電子編集機、デジタルリバーブレ
ータ等の特殊効果発生機等の複数の機器間でデー
タ転送を行なわせる必要がある。このとき、各機
器毎にＤ−Ａ変換やＡ−Ｄ変換を行なうのは、変
換毎に生ずる信号劣化のため、PCM化してＳ／
Ｎを改善した効果が半減することになり好ましく
ない。したがつて、PCM信号のようなデジタル
信号のままデータ転送を行なわせる。
ここで音楽等のオーデイオ信号のPCM化につ
いて簡単に説明すると、オーデイオ信号のような
時間および振幅が連続的なアナログ信号を、一定
の周期のサンプリングパルスで取出していわゆる
標本化を行ない、この標本化された信号の振幅を
離散的な振幅に変換していわゆる量子化を行な
い、さらにこの量子化された振幅の値をたとえば
２進コードで表わして符号化することにより、
PCM（Pulse Code Modulation）信号とする。
上記サンプリングパルスは、たとえば44kHz，
50kHz等が選ばれている。また、上記２進コード
は、たとえば16ビツトを１ワードとして１回のサ
ンプル値を表わす。
このようなデジタル信号を、たとえば１ワード
の16ビツトを並列に（パラレルに）伝送するに
は、16本のツイステツドペア線等の信号伝送ライ
ンを接続しなければならず、さらに、複数チヤン
ネル、たとえば４チヤンネルのPCMオーデイオ
信号を伝送する場合には、64本もの信号伝送ライ
ンを接続する必要が生じ、機器の送受端子の配線
作業が面倒であり、接続時の信頼性も低下し易い
という欠点がある。
これに対し、１本の信号伝送ラインでPCMオ
ーデイオ信号等のデジタル信号を直列的に（シリ
アルに）伝送すれば、ラインの接続作業が簡略化
され、信頼性も高くできる。この場合には、一般
にデータ読み出し用のクロツク信号を別途に送る
わけであるが、単位時間当りの情報量が極めて多
いため、上記データ内の各ビツトを読み出すため
のクロツクの周波数は、１ワード16ビツトとして
も、サンプリング周波数が44kHzのとき約0.7Mビ
ツト／sec、サンプリング周波数が50kHzのとき
約0.8ビツト／secとなる。また、１ワード内に
は、オーデイオ信号のデータのみならず、機器の
制御用のコントロールビツトや、使用者が自由に
使用するためのユーザーズビツト等を確保する必
要もあり、余裕をみて１ワード32ビツト程度にす
ることが好ましい。このとき、サンプリング周波
数が50kHzとすると、約1.6Mビツト／secのデジ
タル信号を送らねばならず、送信側と受信側との
クロツクの同期をとるためには、クロツク信号の
半波長のずれを許しても100m程度の伝送が不可
能となる。しかも、マスター機器（たとえば電子
編集機）とスレーブ機器（たとえばPCM録音機）
との間でデータが往復する場合には、伝送距離が
実質的にさらに短かくなる。
本発明は、このような実情に鑑みてなされたも
ので、パラレル伝送のような配線の複雑さや信頼
性の低下等を防止し得るシリアル伝送であり、し
かも、伝送距離を長くとつても、受信側でのデー
タ読み取りが正確に行なえ、単位時間当りの情報
量が極めて多いようなデジタル信号伝送方法の提
供を目的としている。
すなわち、上記目的を達成するために、本発明
に係るデジタル信号伝送方法は、１ワードが複数
の情報ビツトを含む複数ワードのデータが、第一
の状態、第二の状態及びこの第一、第二の各状態
の一方から他方に遷移する遷移状態のみとり、互
いに隣接する上記遷移状態の遷移間隔が、上記複
数の情報ビツトの各値に応じて、異なる幅をとり
うる信号形態の情報信号に変調されていると共
に、各ワードごとにワード同期信号が設けられて
上記情報信号とワード同期信号が時分割的に直列
伝送されるデジタル信号伝送方法において、上記
ワード同期信号は、上記第一及び第二の状態並び
にその開始時点及び終了時点以外の時点で少なく
とも一回の特定の上記遷移状態のみを含み、この
特定の上記遷移状態とその直前又は直後に隣接す
る上記遷移状態との遷移間隔の幅が、上記信号形
態の上記情報ビツトに対応する期間に存在し得る
すべての上記遷移間隔の幅と異なることを特徴と
している。これによつてワード同期信号の検出を
容易化し得る信号を伝送することが可能となり、
受信側の検出回路構成を簡略化できる。
ここで、上記第一の状態、第二の状態とは、例
えば電圧のハイレベル“Ｈ”、ロールレベル“Ｌ”
である。また、上記第一、第二の各状態の一方か
ら他方に遷移する遷移状態とは、上記“Ｈ”から
“Ｌ”への立下りエツジや、“Ｌ”から“Ｈ”への
立上りエツジに相当する。
以下本発明の好ましい実施例として、音楽等の
オーデイオ信号をPCM化したデジタル信号を伝
送する方法について、図面を参照しながら説明す
る。このオーデイオ信号のPCM化に際しては、
サンプリング周波数50.1kHzで標本化し、20ビツ
トで符号化するとともに、コントロールビツトや
ユーザーズビツトとして12ビツトを付加して、１
ワード32ビツトのデジタル信号とする。
まず、第１図はデジタル信号の１ワードのフオ
ーマツトを説明するための模式図であり、第１図
Ａはデータのワード毎の同期をとるためのたとえ
ばデユーテイ50％のワード同期信号（以下ワード
シンク信号という）を、第１図Ｂは１ワードスロ
ツトを32T（Ｔはデータのクロツク周期）とした
ときの32ビツトの各データを、また第１図Ｃは本
実施例に用いられるデジタル信号のデータフオー
マツトをそれぞれ示している。なお、第１図の数
字はビツト番号である。
この第１図において、ワードシンク信号Ａの周
期Twsは、PCMオーデイオ信号のサンプリング
周期に等しく、サンプリング周波数が50.1kHzの
ときには約20μsecとなる。データビツトの単位時
間Ｔは、上記ワードシンク周期Twsを32等分割
したものであり、１ワード内のこれら32ビツトの
うち、第１番目のビツトMSBから20ビツト目ま
での20ビツトを上記サンプリングデータ用に用
い、残りの21から32ビツト目までの12ビツトをコ
ントロールビツトやユーザーズビツトとして用い
る。ここで、本実施例では、30，31，32番目の３
ビツトを、データ内のワードシンク信号（Word
Sync. in Data，以下WSDという。）に用いるこ
ととし、データとは異なるフオーマツトの信号と
する。たとえば第１図Ｃに示すように、MSBか
ら29番目のビツト（29SB）までは、単位時間Ｔ
のNRZ（Non Return to Zero）信号とし、次の
３ビツト分を２分割して、単位時間が1.5Tの
NRZ信号で、上記29ビツト目のデータの反転
（否定）データと非反転（肯定）データとを順次
配置して上記WSD信号としている。したがつて、
29ビツト目のデータが“０”のときには、第１図
Ｄに示すように“１”，“０”の順のWSD信号と
なり、29ビツト目が“１のときには、第１図Ｅの
ように“０”，“１”の順のWSD信号となる。
このようなデジタル信号Ｃを、１本の伝送線を
介して、第２図に示すような受信回路部（あるい
は入力回路部）を有する受信側機器にシリアル伝
送する。この受信回路部においては、上記ワード
シンク信号を抜き取り、この抜き取られたワード
シンク信号にもとづき１ワード内の各データを読
み取る。
すなわち、第２図の入力端子１には、上述した
WSDを有するデジタル信号（第１図Ｃ参照）が
送られている。この入力デジタル信号は、ワード
シンク抜き取り回路２に送られ、このワードシン
ク抜き取り回路２の出力端子３からはワードシン
ク信号が、出力端子４からはデータのビツトクロ
ツク信号が、また出力端子５からはシリアルデー
タ信号がそれぞれ取り出される。このワードシン
ク抜き取り回路２の出力端子５からのシリアルデ
ータ信号は、シリアル−パラレル変換型のシフト
レジスタ６に送られ、１ワード毎の並列データ信
号となつてパラレル型フリツプフロツプ７に送ら
れる。これらのシフトレジスタ６およびフリツプ
フロツプ７には、上記ワードシンク抜き取り回路
２の出力端子４からのビツトクロツク信号が送ら
れている。このフリツプフロツプ７までの回路部
は、上記入力デジタル信号のワードシンク信号お
よびこれに対応するクロツク信号による動作が行
なわれるが、このフリツプフロツプ７にデータが
ラツチされた後は、受信側の内部クロツク信号や
ワードシンク信号（それぞれ入力端子１１，１２
に供給される。）により動作する回路、たとえば
パラレル−シリアル変換型シフトレジスタ８やパ
ラレル型フリツプフロツプ９に送り、受信側で都
合のよい信号処理を行なわせることができる。シ
フトレジスタ８は、フリツプフロツプ７からの１
ワード毎のパラレルデータを受信側の内部クロツ
クに同期し、かつ受信側機器における信号処理に
都合のよいフオーマツトのシリアルデータに変換
し出力端子１３から送出する。フリツプフロツプ
９も同様に、受信側機器の内部処理に適したデジ
タルデータに変換し、出力端子１４から送出す
る。これらのシフトレジスタ８やフリツプフロツ
プ９は、いずれか一方のみでもよい。さりにワー
ドシンク抜き取り回路２の出力端子３からのワー
ドシンク信号は、上記フリツプフロツプ７のクロ
ツクイネーブル（クロツク禁止）端子に供給さ
れ、１ワード毎のデータとビツト順位との関係を
正常に保つように作用する。また、ワードシンク
抜き取り回路２には、ビツトクロツクのｎ倍（ｎ
は５以上の整数）の周波数の高速クロツクが端子
１５を介し供給されている。
なお、機器間の距離が短かく信号伝送ラインの
長さが短かい場合には、パラレル型フリツプフロ
ツプ７を省略してシフトレジスタ６からのパラレ
ル信号をシフトレジスタ８やフリツプフロツプに
送るようにしてもよく、この場合、クロツク入力
端子１１からの受信側クロツク信号により上記シ
フトレジスタ６を駆動すればよい。
次に、ワードシンク抜き取り回路２の具体的構
成例を第３図および第４図とともに説明する。こ
の第３図において、入力端子１には第４図Ａに示
すようなデジタルデータ信号が供給されている。
この第４図Ａのデジタルデータ信号は、時刻t1，
t2間が上記データビツトの単位時間Ｔとなつてお
り、時刻t2，t3でそれぞれ反転して、この時刻t1，
t2間が1.5Tとなつている。このとき時刻t1，t2間
に１ワード中の29ビツト目のデータが位置してお
り、時刻t2，t3および時刻t3から1.5T経過した時
刻t4までの間に、上記WSDが挿入されている。
したがつて時刻t4以降から次の１ワードが開始
し、時刻t4から単位時間Ｔ毎にMSB，2SB，…
のデータが配置される。
次に、上記単位時間Ｔの１／ｎ（ｎは５以上の
整数）の周期の高速クロツク（High Rate
Clock）信号が高速クロツク入力端子１５に供給
されている。本実施例では、第４図Ｂに示すよう
に、上記ｎが６（すなわちＴ／６周期）の高速ク
ロツク信号を用いている。この高速クロツク信号
Ｂのうち、上記時刻t1以後の最初のクロツクパル
スが生ずる時刻をt11とし、以下上記時刻t2に至る
までの各クロツクパルスの生ずる時刻を順次t12，
t13，…とする。これらのクロツクパルスは通常
６個であるが、時刻t1とt11との間隔△ｔが０に近
い場合には入力データと受信側クロツクとの誤差
等により５個あるいは７個となることもある。ま
た、時刻t2から時刻t3までのクロツクパルスの発
生時刻を順次t21，t22，…とし、時刻t3以降も同
様とする。時刻t2，t3間のクロツクパルスの個数
は、上記と同様な理由から通常９個で±１個の誤
差を考慮する。
第３図の入力端子１に供給されたデジタルデー
タ信号Ａ（第４図参照。以下同様。）は、上記高速
クロツク信号Ｂで駆動されるＤ型フリツプフロツ
プ２１に送られている。このＤ型フリツプフロツ
プ２１は、周知のように、入力端子１の状態の変
化をクロツク端子１５からのクロツク信号に応じ
てＱ出力端子に送出するものであり、高速クロツ
ク信号Ｂに対して任意の位相差△ｔを有するデジ
タルデータ信号Ａは、高速クロツク信号Ｂと同期
した、位相差が０の（ただし回路の応答に要する
微小な遅延時間は存在する。）デジタルデータ信
号Ｃとなつて、上記Ｑ出力端子に現われる。この
デジタルデータ信号Ｃは、次のＤ型フリツプフロ
ツプ２２に送られ、このＤ型フリツプフロツプ２
２のＱ出力端子からは、上記高速クロツク信号Ｂ
の１周期Ｔ／６だけシフトされたデジタルデータ
信号Ｄが得られる。これら２個のＤ型フリツプフ
ロツプ２１，２２のＱ出力を、排他的論理和
（Exclusive OR、以下Ex.ORという。）回路２３
に送り、上記デジタルデータ信号のトランジエン
ト（“１”，“０”が反転しているか否か）の信号
Ｅを得る。ここで、入力デジタルデータ信号Ａ
は、時刻t2およびt3において必ず反転しており、
上記信号Ｅは時刻t21，t22間およびt31，t32間にそ
れぞれトランジエントパルスP1，P2を有するも
のとなる。これらのトランジエントパルスP1，
P2間（時刻t22，t32間）には通常９個の高速クロ
ツクパルスが含まれ、±１個の誤差をみて８，９，
10個の高速クロツクパルスをカウントして検出す
ることにより上記WSD信号の判別が行なえる。
すなわち、第３図のカウンタ２４および論理マ
トリクス回路２５により上記WSD判別を行なつ
ている。このカウンタ２４は、プリセツト型の16
進カウンタであり、プリセツト値を５として、上
記信号ＥのトランジエントパルスP1に応じてプ
ラセツト動作を行なわせ、第４図Ｇに示すように
上記高速クロツクパルスを順次カウントしてゆ
く。この第４図Ｇの数字はカウンタ２４のカウン
ト値である。カウンタ２４の出力QA，QB，QC，
QDはそれぞれ10進数の１，２，４，８に対応し
ており、論理マトリクス回路２５では、NAND
回路２６でQA，QBのNANDをとり、この
NAND回路２６の出力と、QC，QD、および上記
信号ＥのNANDを次のNAND回路２７でとつ
て、出力信号Ｈを得ている。したがつて、カウン
タ２４のカウント値が12，13，14のとき、A∩
QB，QC，QDがすべて“Ｈ”となり、この間に信
号ＥにトランジエントパルスP2が発生すれば、
出力信号ＨにWSD検出パルスP3が発生する。こ
の出力信号ＨはOR回路３０を介して次のプリセ
ツト型の16進カウンタ３１のプリセツト用のロー
ド端子に送られている。
なお、上記信号ＥのトランジエントパルスP2
により、カウンタ２４がプリセツトされることが
ないように、信号ＥをNAND回路２８を介して
カウンタ２４のプリセツト制御用のロード端子に
送るとともに、このNAND回路２８に上記WSD
検出パルスP3を送り、上記トランジエントパル
スP2の通過を阻止している。したがつて、
NAND回路２８からの出力信号Ｆには、上記ト
ランジエントパルスP1を反転したパルスP1のみ
が含まれる。
さらにカウンタ２４では、15をカウントしたと
きに発生するキヤリイパルスを、インバータ２９
を介してクロツク入力禁止制御端子（クロツクイ
ネーブル端子）に送り、次のトランジエントパル
スによりプリセツト動作が行なわれるまでカウン
ト値を15に保持する。
次にカウンタ３１は、１ワード中の各ビツトの
データを読み出すためのビツトクロツク信号を取
り出すものであり、キヤリイパルスをインバータ
３２で反転した後、上記OR回路３０を介して、
プリセツト制御用のロード端子に送ることによ
り、10進数値10がプリセツトされ、通常６回の高
速クロツクパルスをカウントする毎にくり返す
（周期が上記単位時間Ｔとなる）ようなくり返し
カウンタとして利用している。また、出力は上記
と同様なQA，QB，QC，QDのうちのQCを、インバ
ータ３３を介して取り出している。
すなわち、論理マトリクス回路２５からの出力
信号ＨのWSD検出パルスP3がOR回路３０を介し
てカウンタ３１のロード端子に送られると、プリ
セツト値10がロードされ、第４図Ｉに示すように
この10から順次高速クロツク信号Ｂのパルスをカ
ウントする。この第４図Ｉの数字はカウンタ３１
のカウント値である。カウント値が11から12にな
るとき、インバータ３３からの出力Ｊが立ち下
り、カウント値が15となるときキヤリイが発生し
て、インバータ３２からの出力信号Ｋに反転キヤ
リイパルスPCが発生する。このパルスＰはOR回
路３０を介してカウンタ３１の上記ロード端子に
送られ、次に10をプリセツトする。したがつて、
15までカウントした後は10からカウント開始さ
れ、15から10になるとき、インバータ３３からの
出力Ｊが立ち上る。以下同様にカウント値が10か
ら15までの６カウントの周期（上記データビツト
の単位時間Ｔ）でくり返し動作し、出力Ｊが立ち
上る時刻が上記デジタルデータ信号Ｄの各データ
の中心位置となる。すなわち、このビツトクロツ
ク出力Ｊの立ち上りにおいて、デジタルデータ信
号Ｄの各データを読み取れば、誤読取が最も少な
くなる。これは、たとえばデジタルデータ信号Ｄ
をＤ型フリツプフロツプ３４に送るとともに、こ
のＤ型フリツプフロツプ３４を上記ビツトクロツ
ク出力Ｊで駆動し、Ｑ出力を上記データ出力端子
５に送つている。
次に、Ｊ−Ｋ型フリツプフロツプ３６およびＤ
型フリツプフロツプ３７を用いて、上記ビツトク
ロツク出力Ｊで同期化されたワードシンク信号を
得ている。これは、上記WSD検出信号ＨをＪ−
Ｋ型フリツプフロツプ３６の入力として、出
力（第４図Ｌ参照）をＤ型フリツプフロツプ３７
に送る。このＤ型フリツプフロツプ３７のクロツ
クとして、上記ビツトクロツク出力Ｊを用いれ
ば、Ｑ出力は第４図Ｍのようにビツトクロツク出
力Ｊに同期したワードシンク信号となつて端子３
に送られる。なお、Ｄ型フリツプフロツプ３７の
Ｑ出力は、Ｊ−Ｋ型フリツプフロツプ３６のＳ出
力としている。
次に、このようにして読み取られる１ワード32
ビツトのうち、MSBから20ビツト目までをオー
デイオ信号のサンプル値のデータとして用い、21
ビツト目以降をコントロールビツトやユーザーズ
ビツトとして用いるわけであるが、30，31，32ビ
ツト目の３ビツトはWSDとして用いられ、残り
９ビツトのうち、ダビング禁止情報ビツトやエン
フアシス情報ビツト等の必要性が既に確定されて
おり、ユーザーが自由に使用できるビツト数が少
ない。
このため、複数ワードをブロツク化して、この
１ブロツク中の各ワードのコントロールビツトや
ユーザーズビツトを制御用データやユーザ側の所
望のデータ用に使用することにより、使用可能な
ビツト数が大巾に増大する。
たとえば、第５図は256ワードを１ブロツクと
するときのデータマツプを示しており、１ワード
の29ビツト目をブロツクフラグビツトとして用い
ている。この第５図において、横軸に配列された
数字は各ワードのビツト番号を示し、縦軸の数字
はワード番号を示す。また29ビツト目の“１”，
“０”はデータ値を示す。コントロールビツトは
第１番目のワードの21から28ビツト目までを用
い、残りの第２から第256番目までのワードのそ
れぞれ21から28ビツト目までをユーザーズビツト
として用いる。ブロツクフラグビツトは、１ワー
ドの21から28ビツト目までがコントロールビツト
のとき“１”、ユーザーズビツトのとき“０”と
し、コントロールビツトを有するワードを１ブロ
ツクの最先部分に配置する。したがつて、この29
ビツト目をワード毎に読み取つてゆけば、１ブロ
ツクの区分を判別できる。なお、コントロールビ
ツトを増加させたい場合には、第１番目のワード
から順次第２番目、第３番目、…ワードの29ビツ
ト目を“１”とすればよい。この256ワードを１
ブロツクとするときのコントロールビツトやユー
ザーズビツトの読み取り速度は、ワードシンクの
周期Twsの256倍であり、上記サンプリング周波
数が約50kHzで、約5msecとなる。したがつて、
機器の制御用データとして十分に使用できる。
以上の説明からも明らかなように、本発明に係
るデジタル信号伝送方法によれば、１ワード複数
ビツト（たとえば32ビツト）のデジタルデータ信
号の各ワードのワードシンク信号をデータ信号と
ともに１本の伝送ラインを介してシリアル伝送
し、受信側で上記ワードシンク信号を抜きとると
ともに、この抜きとられたワードシンク信号にも
とづき、１ワード内のデータの各ビツトを読み取
ることを特徴としている。
したがつて、１本の伝送ラインを用いてデータ
およびワードシンクを送ることができるため、伝
送ラインが長くなつても、すなわち送信側機器と
受信側機器との距離が長い場合でも、ワードシン
ク信号に対する各データの時間軸上の位置関係が
変化せず、正確なデータ読み取りが行なえる。ま
た、シリアル伝送であるため、パラレル伝送のよ
うな接続作業の繁雑化や信頼性劣化を有効に防止
できることは勿論である。
次に、本発明の他の特徴は、上記特徴を有する
デジタル信号伝送方法において、上記デジタル信
号の１ワード中にワードシンク信号を挿入すると
ともに、このワードシンク信号をデータ信号と区
別可能とすることである。これはたとえば、デー
タの各ビツトを表わすために用いられるパルスと
区別可能なパルス巾のパルスをワードシンク信号
として用いればよい。
このデータビツトパルスと区別可能なパルス巾
のワードシンク信号について説明すると、上記実
施例においては、データ用に周期ＴのNRZ信号
を用い、パルス巾がＴの整数倍であることから、
ワードシンク信号としては1.5Tのパルス巾を有
する２ビツトのNRZ信号を用い、ワードシンク
信号直前のビツトに対して、順次反転、非反転さ
せている。この他、たとえば第６図に示すような
種々のワードシンク信号を用いることができる。
この第６図も１ワード32ビツトのデジタル信号
（第６図Ａ参照。）にワードシンク信号WSDを挿
入している。このデジタル信号Ａは、１ビツト分
の単位時間がＴであるが、データ信号の表現方法
によりパルス巾はＴ以外のものにもなり得る。た
とえばデータ信号がNRZ（Non Return to
Zero）で表わされている場合には、パルス巾は
Ｔの整数倍となるから、ワードシンク信号WSD
は第６図Ｂ，Ｅ，ＦのようにＴの整数倍以外の
0.5Tや1.5Tのパルスを用いればよい。すなわち、
第６図Ｂにおいては、31ビツト目を“Ｌ”とし、
32ビツト目を0.5T毎に“Ｈ”、“Ｌ”とすること
により、これら２ビツトをワードシンク信号
WSDとして用いている。また、第６図Ｅにおい
ては、29ビツト目を“Ｌ”とし、30，31，32ビツ
ト目の３ビツトを２分割して1.5T毎に“Ｈ”，
“Ｌ”としている。これは上記実施例の29ビツト
目が“０”の場合と同様であるが、パターンが確
定しているため、その分ワードシンク検出も容易
に行なえる。第６図Ｆにおいては、32ビツト目の
みを用い、0.5T周期で31ビツト目の反転および
非反転信号を順次配置している。次に、データ用
に周期ＴのPE信号やFM信号を用いる場合には、
パルス巾は0.5TあるいはＴのいずれかであるか
ら、第６図Ｃ，Ｄのように1.5Tの巾のパルスを
用いてワードシンク信号WSDとすればよい。
このようなワードシンク信号を用いることによ
り、データとワードシンクとを１本の伝送ライン
を介して伝送でき、受信側ではワードシンク信号
をデータ信号と明瞭に区別することができるた
め、ワードシンク信号を抜き取つてデータを正確
に読み取ることが可能となる。また、本発明のデ
ジタル信号伝送方法に用いられる伝送信号は二値
をとるものであるため、小さいダイナミツクレン
ジの伝送路に適した伝送方法である。
また本発明によれば、ワード同期信号に含まれ
る特定の遷移状態とその直前又は直後に隣接する
遷移状態との遷移間隔の幅が情報ビツトに対応す
る期間に存在し得るすべての存在し得るすべての
遷移間隔の幅と異なる信号が伝送されることか
ら、ワード同期信号の検出は単に遷移間隔の幅を
監視するのみでよくなり、受信側回路構成を簡略
化できる。すなわち、このような信号を受信し
て、直前又は直後に隣接する遷移状態との遷移間
隔の幅が情報ビツトに対応する期間に存在し得る
すべての遷移間隔の幅と異なる特定の遷移状態を
検出してワード同期信号を検出することにより、
受信側のワード同期信号の検出のための回路構成
を簡略化できる。
なお、本発明は上記実施例のみに限定されるも
のではなく、例えばPCM化されたオーデイオ信
号以外に、ビデオ信号等をデジタル化した信号の
伝送方法にも本発明を容易に適用することができ
る。また、１ワードは、32ビツト以外に、16ビツ
ト、24ビツト、64ビツト等の任意のビツト数とす
ることができる。さらに、１ワード中のワード同
期信号の位置は、何ビツト目であつても予め規定
されておればよく、このワード同期信号の位置か
ら１ワード中の各データビツトの位置の確定が行
えればよい。
【図面の簡単な説明】
図はすべて本発明に係る実施例を説明するため
のものであり、第１図Ａ〜Ｅはデジタル信号の１
ワードのフオーマツトを説明するための模式図、
第２図は受信側の入力回路部を示すブロツク回路
図、第３図は第２図のワードシンク抜き取り回路
２の具体例を示すブロツク回路図、第４図Ａ〜Ｍ
は第３図の各点Ａ〜Ｍの動作波形をそれぞれ示す
タイムチヤート、第５図はワードのブロツク化を
説明するためのマツピングを示す模式図、第６図
Ａ〜Ｆは１ワードのフオーマツトのそれぞれ異な
る具体例を示す模式図である。 １……デジタル信号入力端子、２……ワードシ
ンク抜き取り回路、３……ワードシンク出力端
子、４……ビツトクロツク出力端子、５……デー
タ出力端子。

Claims (1)

  1. 【特許請求の範囲】 １ １ワードが複数の情報ビツトを含む複数ワー
    ドのデータが、第一の状態、第二の状態及びこの
    第一、第二の各状態の一方から他方に遷移する遷
    移状態のみとり、互いに隣接する上記遷移状態の
    遷移間隔が、上記複数の情報ビツトの各値に応じ
    て、異なる幅をとりうる信号形態の情報信号に変
    調されていると共に、各ワードごとにワード同期
    信号が設けられて上記情報信号とワード同期信号
    が時分割的に直列伝送されるデジタル信号伝送方
    法において、 上記ワード同期信号は、上記第一及び第二の状
    態並びにその開始時点及び終了時点以外の時点で
    少なくとも一回の特定の上記遷移状態のみを含
    み、この特定の上記遷移状態とその直前又は直後
    に隣接する上記遷移状態との遷移間隔の幅が、上
    記信号形態の上記情報ビツトに対応する期間に存
    在し得るすべての上記遷移間隔の幅と異なること
    を特徴とするデジタル信号伝送方法。
JP10576979A 1979-08-20 1979-08-20 Digital signal transmitting method Granted JPS5630340A (en)

Priority Applications (9)

Application Number Priority Date Filing Date Title
JP10576979A JPS5630340A (en) 1979-08-20 1979-08-20 Digital signal transmitting method
CA000358338A CA1173934A (en) 1979-08-20 1980-08-15 Digital signal transmission system
AU61507/80A AU538418B2 (en) 1979-08-20 1980-08-15 Digital signal transmission system
DE3051227A DE3051227C2 (ja) 1979-08-20 1980-08-20
DE19803031468 DE3031468A1 (de) 1979-08-20 1980-08-20 Verfahren und anordnung zur uebertragung von digitalen signalen
NLAANVRAGE8004723,A NL188006C (nl) 1979-08-20 1980-08-20 Stelsel voor de transmissie van digitale signalen.
GB8027084A GB2061068B (en) 1979-08-20 1980-08-20 Digital signal transmissions systems
FR8018244A FR2463996A1 (fr) 1979-08-20 1980-08-20 Systeme de transmission de signaux numeriques
US06/610,944 US4562581A (en) 1979-08-20 1984-05-17 Digital signal transmitting and receiving system for serial data which can be easily decoded

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10576979A JPS5630340A (en) 1979-08-20 1979-08-20 Digital signal transmitting method

Publications (2)

Publication Number Publication Date
JPS5630340A JPS5630340A (en) 1981-03-26
JPH0118615B2 true JPH0118615B2 (ja) 1989-04-06

Family

ID=14416372

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10576979A Granted JPS5630340A (en) 1979-08-20 1979-08-20 Digital signal transmitting method

Country Status (8)

Country Link
US (1) US4562581A (ja)
JP (1) JPS5630340A (ja)
AU (1) AU538418B2 (ja)
CA (1) CA1173934A (ja)
DE (2) DE3051227C2 (ja)
FR (1) FR2463996A1 (ja)
GB (1) GB2061068B (ja)
NL (1) NL188006C (ja)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58105657A (ja) * 1981-12-17 1983-06-23 Mitsubishi Electric Corp Ｐｃｍ信号転送方式
JPS59125144A (ja) * 1982-12-30 1984-07-19 ソニー株式会社 デイジタル信号伝送方法
JPS6031333A (ja) * 1983-07-31 1985-02-18 Nec Home Electronics Ltd シリアルデ−タ転送同期方式
JPS6184934A (ja) * 1984-10-03 1986-04-30 Nippon Telegr & Teleph Corp <Ntt> オ−デイオ信号デイジタル伝送方式
FR2577088B1 (fr) * 1985-02-07 1987-03-06 Thomson Csf Mat Tel Repeteur pour distribution d'horloge tripliquee
JPH0646745B2 (ja) * 1985-07-18 1994-06-15 富士ファコム制御株式会社 時間同期化方式
JPH0743825B2 (ja) * 1985-12-04 1995-05-15 ソニー株式会社 ダビング方式
US4852128A (en) * 1986-07-23 1989-07-25 Optical Communications Corp. Optical communications transmitter and receiver
DE3728781A1 (de) * 1987-08-28 1989-03-09 Thomson Brandt Gmbh Schaltungsanordnung zur synchronisation
JPS6471247A (en) * 1987-09-11 1989-03-16 Victor Company Of Japan Interface circuit
US4841549A (en) * 1988-03-21 1989-06-20 Knapp Stephen L Simple, high performance digital data transmission system and method
US5119398A (en) * 1988-05-12 1992-06-02 Farallon Computing, Inc. Signal regenerator for two-wire local area network
US4943979A (en) * 1988-05-12 1990-07-24 Farallon Computing Corporation Local access network signal regnerator
US5022054A (en) * 1988-11-30 1991-06-04 Motorola, Inc. Digital GMSK modulator with non-integer bit interval handling
IE69762B1 (en) * 1988-11-30 1996-10-02 Motorola Inc Digital gmsk modulator with non-integer bit interval handling
TNSN89128A1 (fr) * 1988-12-02 1991-02-04 Rohn And Haas Company Independance Mall West Traitement du cuir avec des copolymeres amphiphites choisis
US5330537A (en) * 1990-06-07 1994-07-19 Rohm And Haas Company Leather treatment selected amphiphilic copolymer
FR2664770A1 (fr) * 1990-07-11 1992-01-17 Bull Sa Procede et systeme de transmission numerique de donnees en serie.
KR100345896B1 (ko) * 2000-11-20 2002-07-27 삼성전자 주식회사 Ｃｃｔｖ시스템
JP3991906B2 (ja) * 2003-04-04 2007-10-17 ソニー株式会社 データ再生方法およびデータ再生装置
KR101319549B1 (ko) * 2007-07-16 2013-10-21 삼성전자주식회사 오디오 데이터 송수신방법 및 이 방법을 이용한 전자장치

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4910660A (ja) * 1972-05-23 1974-01-30
JPS52149910A (en) * 1976-06-07 1977-12-13 Western Electric Co Data transmission and receiving system
JPS5412207A (en) * 1977-06-17 1979-01-29 Nec Corp Signal transmission system

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL267314A (ja) * 1960-03-02
GB982326A (en) * 1961-11-08 1965-02-03 Gen Electric Co Ltd Improvements in or relating to signalling systems
US3309463A (en) * 1963-04-25 1967-03-14 Gen Dynamics Corp System for locating the end of a sync period by using the sync pulse center as a reference
US3546592A (en) * 1967-11-20 1970-12-08 Bell Telephone Labor Inc Synchronization of code systems
US3601537A (en) * 1969-02-20 1971-08-24 Stromberg Carlson Corp Method of and detecting circuit for synchronizing master-remote signalling system
SE325597B (ja) * 1969-03-26 1970-07-06 Ericsson Telefon Ab L M
US3903504A (en) * 1974-03-20 1975-09-02 Singer Co Binary phase digital decoding system
ZA751554B (en) * 1974-04-10 1976-02-25 Polysius Ag A device for mixing and homogenising bulk material
GB1477174A (en) * 1974-06-18 1977-06-22 Plessey Co Ltd Electrical circuit arrangements responsive to serial digital signals forming multibyte data-words
JPS5333402B2 (ja) * 1974-07-05 1978-09-13
US4022973A (en) * 1975-05-12 1977-05-10 General Electric Company Apparatus for indicating synchronization and out-of-synchronization conditions
US4168469A (en) * 1977-10-04 1979-09-18 Ncr Corporation Digital data communication adapter

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4910660A (ja) * 1972-05-23 1974-01-30
JPS52149910A (en) * 1976-06-07 1977-12-13 Western Electric Co Data transmission and receiving system
JPS5412207A (en) * 1977-06-17 1979-01-29 Nec Corp Signal transmission system

Also Published As

Publication number Publication date
DE3051227C2 (ja) 1993-07-15
GB2061068B (en) 1984-05-16
FR2463996B1 (ja) 1983-06-10
FR2463996A1 (fr) 1981-02-27
AU6150780A (en) 1981-02-26
AU538418B2 (en) 1984-08-16
DE3031468A1 (de) 1981-03-26
US4562581A (en) 1985-12-31
NL188006B (nl) 1991-10-01
CA1173934A (en) 1984-09-04
DE3031468C2 (ja) 1989-04-27
GB2061068A (en) 1981-05-07
NL188006C (nl) 1992-03-02
NL8004723A (nl) 1981-02-24
JPS5630340A (en) 1981-03-26

Similar Documents

Publication Publication Date Title
JPH0118615B2 (ja)
US4387364A (en) Method and apparatus for reducing DC components in a digital information signal
US3739086A (en) Frame addressing scheme for video recording medium
US4532557A (en) Synchronous programmable parallel-to-serial data converter and a programmable longitudinal time code generator utilizing the converter
JPS58173947A (ja) ２進信号の解読装置
US3996586A (en) Magnetic tape pulse width to digital convertor
US5588023A (en) High content information transmission system
US4809299A (en) Frequency independent information transmission system
US4007421A (en) Circuit for encoding an asynchronous binary signal into a synchronous coded signal
JPH036694B2 (ja)
US5920440A (en) Gray code decoding circuit of a hard disk drive
EP0588630B1 (en) Device for converting data from series to parallel
US4806907A (en) Apparatus and method for digital data transmission
JP2746610B2 (ja) デイジタル信号の伝送方法
US4063291A (en) Apparatus and method for encoding and decoding digital information
JPS6252975B2 (ja)
US3313922A (en) Telemetering signal processing system
JPS5859651A (ja) デジタル信号伝送方法
JPS5943860B2 (ja) フレ−ム同期信号検出回路
JP2535393B2 (ja) 同期信号検出回路
EP0103903A1 (en) Method and apparatus for transferring digital data
US4809304A (en) Method of extracting a synchronous clock signal from a single- or double-density coded signal, and apparatus for performing the method
JP2712304B2 (ja) データ伝送方法，データ伝送装置，データ受信方法およびデータ受信装置
KR0154696B1 (ko) 디지탈 기록 재생 장치의 동기 패턴 기록 및 검출회로
SU1474660A1 (ru) Устройство дл сопр жени ЭВМ с магнитофоном