JPH01181401A - ハイブリットic用基板とそれを用いたハイブリットic及びその装置 - Google Patents

ハイブリットic用基板とそれを用いたハイブリットic及びその装置

Info

Publication number
JPH01181401A
JPH01181401A JP63002591A JP259188A JPH01181401A JP H01181401 A JPH01181401 A JP H01181401A JP 63002591 A JP63002591 A JP 63002591A JP 259188 A JP259188 A JP 259188A JP H01181401 A JPH01181401 A JP H01181401A
Authority
JP
Japan
Prior art keywords
thick film
hybrid
glass
conductor
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP63002591A
Other languages
English (en)
Other versions
JPH0812801B2 (ja
Inventor
Mitsuru Fujii
満 藤井
Tadamichi Asai
忠道 浅井
Toshio Ogawa
敏夫 小川
Osamu Ito
修 伊藤
Akira Ikegami
昭 池上
Mitsuru Hasegawa
満 長谷川
Takao Kobayashi
小林 喬雄
Teizo Tamura
田村 禎三
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP63002591A priority Critical patent/JPH0812801B2/ja
Priority to US07/293,443 priority patent/US5016089A/en
Priority to EP19890300127 priority patent/EP0324555A3/en
Priority to KR1019890000190A priority patent/KR890012371A/ko
Publication of JPH01181401A publication Critical patent/JPH01181401A/ja
Publication of JPH0812801B2 publication Critical patent/JPH0812801B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C7/00Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/003Thick film resistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C1/00Details
    • H01C1/14Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors
    • H01C1/142Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors the terminals or tapping points being coated on the resistive element
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C17/00Apparatus or processes specially adapted for manufacturing resistors
    • H01C17/06Apparatus or processes specially adapted for manufacturing resistors adapted for coating resistive material on a base
    • H01C17/065Apparatus or processes specially adapted for manufacturing resistors adapted for coating resistive material on a base by thick film techniques, e.g. serigraphy
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C17/00Apparatus or processes specially adapted for manufacturing resistors
    • H01C17/28Apparatus or processes specially adapted for manufacturing resistors adapted for applying terminals
    • H01C17/281Apparatus or processes specially adapted for manufacturing resistors adapted for applying terminals by thick film techniques
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49883Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials the conductive materials containing organic materials or pastes, e.g. for thick films
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701Low temperature co-fired ceramic [LTCC]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191Disposition
    • H01L2924/19101Disposition of discrete passive components
    • H01L2924/19107Disposition of discrete passive components off-chip wires
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S257/00Active solid-state devices, e.g. transistors, solid-state diodes
    • Y10S257/903FET configuration adapted for use as static memory cell
    • Y10S257/904FET configuration adapted for use as static memory cell with passive components,, e.g. polysilicon resistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electromagnetism (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Non-Adjustable Resistors (AREA)
  • Apparatuses And Processes For Manufacturing Resistors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、微小厚膜抵抗体を搭載した超小型厚膜ハイブ
リットIC用基板とその製造法、それを用いたハイブリ
ットIC1これを用いた自動車無線用電源モジュール及
びこれを用いたセルラー無線機に関する。
〔従来の技術〕
従来からハイブリットICを製造する技術には、薄膜法
と厚膜法とがある。薄膜法はスパッタ法等で成膜し、ホ
トリソグづフイ技術を適用して解像度20μmまで高精
細化が可能である。しかし、配線導体を上記の用に高精
細化しても、供に用いる抵抗体が微小化できない。なぜ
ならば、薄膜法で通常使用される抵抗体材料の抵抗率が
極めて小さいからである。
ハイブリッドICには1通常10Ω/口〜IMΩ/口の
面積抵抗値が必要とされる。しかし。
代表的な薄膜抵抗体材料(例えばTaN等)でLook
Ω/口、LMΩ/口程度の高い面積抵抗値の抵抗体を形
成するためには広い面積が必要になる。例えば、T a
 N抵抗体材料の抵抗率は250μΩ−釧、抵抗体の膜
厚1μm、抵抗体の線幅20μmとして計算すると、1
00にΩ/口で抵抗体長さ80an、1M07口で抵抗
体長さ800口が必要になる。抵抗体の線間隔20μm
で抵抗体の設計をする゛と、100にΩ/口で5 mu
 X 5 mm 。
1M07口では16圃X1611II+の抵抗体寸法に
なる。従って薄膜法では配線導体を高精細化しても。
抵抗体を微小化できず、超小型のハイブリッドICを実
現するのは困難である。
厚膜法では電子技術、 Vo Q 、 25 、Nu 
14 (1983)。
plo〜11. p42〜43. p18〜79.特開
昭53−133501号公報、特開昭58−10879
2号公報。
特開昭52−137666号公報、特開昭52−137
667号公報、特開昭53−65970号公報、特開昭
59−201482号公報等通常印刷法等で成膜される
。しかし、印刷法で成膜される関係から配線導体及び抵
抗体の高精細化に限界がある。現状で印刷法での高精細
化゛限界は約300μmである。しかし、厚膜抵抗体材
料の信頼性は非常に高く、また現状での使用実績もある
。さらに、厚膜抵抗体材料の抵抗率は非常に大きく、抵
抗率で1500Ω−1(厚膜15μmで1M07口の面
積抵抗値)も可能である。
抵抗体の微小化のためには厚膜法は特に好適であると考
えられる。しかし、銅導体配線と微小厚膜抵抗体を組み
合わせる種々の実験を行った結果、単純に銅導体配線と
微小厚膜抵抗体を組み合わせただけでは抵抗値制御が困
難であることがわかった。
〔発明が解決しようとする課題〕
従来の厚膜法によって銅導体配線と厚膜抵抗体とを形成
すると厚膜抵抗体の長さが大きいときは安定した抵抗値
を有する抵抗体が得られるが、その長さをどんどん小さ
くすると抵抗値が極端にバラツキ、安定した抵抗値が得
られないということが判明した。
先ず、高精細銅導体配線と組み合わせる微小厚膜抵抗体
の幅を300μmと一定にして、長さを100 μm 
+ 200 u m + 3003μm e 、400
 p m +500μm、700μm、1000μmと
変えて、抵抗値を測定した。その結果を第1図に示す。
結果は4 mm X 4 mの大きさの抵抗体の面積抵
抗値(R4,0)で、各長さの抵抗体の面積抵抗値(R
x)を除した値(RX/R4,0)で表した。その結果
、厚膜抵抗体ペーストの呼称する面積抵抗値にほぼ等し
い抵抗値が得られたのは抵抗体長さの長い500μm以
上の抵抗体であり、それより抵抗体長さの短い抵抗体で
は、極めて小さい面積抵抗値しか得られない。これは、
抵抗体の抵抗値を設計する上で極めて大きな障害である
この原因を調べるため、高精細銅導体配線と微小厚膜抵
抗体の界面をEPMAによるライン分析を行った。その
結果、高精細銅導体配線側の微小厚膜抵抗体中のガラス
が高精細銅導体配線に移動し、抵抗体の抵抗率を極めて
小さくすることが明らかになった。これは、高精細銅導
体配線及び微小厚膜抵抗体が、供に導電粉とガラスの系
より構成される材料であるからである。
以上の結果から、微小厚膜抵抗体中から高精細銅導体配
線へのガラスの移動を抑制しなければ高精細銅導体配線
と微小厚膜抵抗体の組合せからなる超小型のハイブリッ
ドICを実現するのは困難であることがわかった。
本発明の目的は、微小厚膜抵抗体として安定した抵抗値
が得られるハイブリットIC用基板とその製造法、それ
を用いたハイブリットIC及びそれを用いたセルラー無
線機等の各種用途を提供するにある。
〔課題を解決するための手段〕
本発明は、基板上に形成されたガラスを有する厚膜抵抗
体と、該厚膜抵抗体の端部に形成された厚膜導体、特に
銅導体とを有するハイブリットIC用基板において、前
記厚膜抵抗体中のガラスが厚膜導体中に拡散するのを防
止する手段を設けたことを特徴とするハイブリットIC
用基板にある。
膜間の元素の拡散を防止する手段として、厚膜抵抗体の
焼成温度より高い融点を有する金属層を設けること。
前記厚膜導体及び厚膜抵抗体は各々結晶質ガラス又は非
晶質ガラスを含み、各々の厚膜は互いに結晶質ガラスと
非晶質ガラスとの組合せにすることによって安定の高い
厚膜抵抗体を得ることができる。
本発明は、基板上に導体ペースト特に銅導体ペーストを
塗布焼成後所定の配線パターンを有する厚膜導体を形成
する工程、該厚膜銅導体の少なくとも端子部に前記厚膜
導体に接続して形成されるガラスを有する厚膜抵抗体中
のガラスが厚膜銅導体中に拡散するのを防止する拡散防
止手段を設ける工程及び厚膜抵抗体ペーストを塗布焼成
機所望のパターンを有する前記厚膜抵抗体を前記厚膜導
体端子部に形成する工程を有することを特徴とするハイ
ブリットIC用基板の製造法にある。
本発明における拡散防止手段は一例として厚膜抵抗体の
焼成工程の際に界面で焼成温度より融点の高い金属に解
離する化合物を厚膜抵抗体中に含有することによって形
成すること、又は厚膜導体を形成後、厚膜導体の少なく
とも端子部に厚膜抵抗体の焼成温度より高い融点の金属
層を金属粉末ペーストの焼成によって形成することがで
きる。
本発明は、半導体素子を搭載した基板上に、ガラスを有
する厚膜抵抗体と厚膜抵抗体の端部に形成された厚膜導
体、特に銅導体とを有するハイブリットICにおいて、
厚膜抵抗体中のガラスが厚膜導体中へ拡散するのを防止
する手段を設けたことを特徴とするハイブリットICに
ある。
半導体素子、厚膜抵抗体及び厚膜導体の全面が樹脂又は
ガラスで被われていることが好ましく、基板はセラミッ
ク焼結体からなり、該基板を金属基板に載置接合したも
のとされることが好ましい。
金属基板は銅、アルミニウム、ファー二合金等が好まし
く、金属基板が他の部材に機械的に接合できるように端
部に貫通孔又はへこみ部を設けることが好ましい。
本発明は、銅粉末、鉛−アルミニウム−ホウケイ酸系ガ
ラス、特に酸化ケイ素−酸化ホウ素−酸化アルミニウム
−酸化鉛系ガラス粉末、ビヒクル及び有機溶剤を含む銅
導体ペーストと、金属間化合物粉末、前述のガラスと同
じ組成の酸化ケイ素−酸化ホウ素−酸化アルミニウム−
酸化鉛系ガラス粉末、ビヒクル及び有機溶剤を含む抵抗
体ペーストとの組合せからなるハイブリットIC回路形
成用組成物にある。
更に、本発明は、金属間化合物粉末、前述のガラスとし
て特に酸化ケイ素−酸化ホウ素−酸化アルミニウム−酸
化鉛系ガラス粉末、非酸化性雰囲気中での焼成によって
金属に解離する化合物粉末。
ビヒクル及び有機溶剤を含むことを特徴とする厚膜抵抗
体ペーストにある。この金属の解離が焼成の際に界面で
起り、界面に金属層が形成される。
厚膜銅導体ペーストと厚膜抵抗体ペーストとは互いに結
晶質ガラス粉末と非晶質ガラス粉末との異なった組合せ
のガラス粉末を用いることによって安定した抵抗値を得
ることができる。
本発明は、基板上に形成されたガラスを有する厚膜抵抗
体と、厚膜抵抗体の端部に形成された厚膜導体、特に銅
導体とを有するハイブリットIC用基板において、厚膜
導体は厚膜抵抗体との接続部分でその平面形状が厚膜抵
抗体の幅より広い構造を有することを特徴とするハイブ
リットIC用基板にあり、又は、厚膜導体の平面形状を
細長にし、該導体の長辺部分に平面形状で直角に前記厚
膜抵抗体を形成したことを特徴とするハイブリットIC
用基板にある。
このように、厚膜導体の平面構造を厚膜抵抗体の幅より
大きくすることにより安定した抵抗値が得られる。
前述の本発明のハイブリットIC用基板は自動車無線用
電源モジュール、ビデオカメラ輝度信号回路用モジュー
ルとそれを用いたカメラの他情報処理装置、コンピュー
タ、磁気装置、磁気ディスク装置、パソコン、ワープロ
、表示装置、金融端末、プリンタ等のモジュールに用い
ることができる。
〔作用〕
1)配線導体と厚膜抵抗体間にガラスを含まない純金1
1t層の反応防止膜を介在させた場合には。
配線導体と厚膜抵抗体のガラスが直接接触しないため相
互反応がなく、ガラスの移動を防止できる。
2)配線導体に含有されるバインダガラスを結晶質ガラ
スとし、抵抗体に含有されるバインダガラスを非晶質ガ
ラスとした場合には、後工程で再焼成される配線導体に
含有されるバインダガラスが結晶質ガラスになっている
ため抵抗体中のガラスとの反応を抑制することができ、
ガラスの移動を防止できる。
3)抵抗体に含有されるバインダガラスを結晶質ガラス
とし、配線導体に含有されるバインダガラスを非晶質ガ
ラスとした場合には、後工程で再焼成される抵抗体に含
有されるバインダガラスが結晶質ガラスになっているた
め配線導体中のガラスとの反応を抑制することができ、
ガラスの移動を防止できる。
4)抵抗体中に含有されるバインダガラスに酸化銅を1
重量%から20重量%添加したガラスを用いると、抵抗
体焼成時に銅導体層を核生成源として優先的に銅導体層
側に金属鋼を析出する。
この金属鋼層が拡散防止層となり、ガラスの移動を防止
することができる。この場合、ガラス中の酸化銅添加量
1重量%以下では充分な金属銅層ができず、反応防止効
果が少なく、逆に酸化銅添加量20重量%以上では抵抗
体中にも多量の金属銅が析出するため、抵抗値が低下す
る、抵抗温度係数が高くなる、信頼性試験での抵抗値変
化が大きいなどの問題があるため酸化銅の添加量は1重
量%から20重量%の範囲が望ましい。
本発明の厚膜導体は金属成分80重量%以上と無機バイ
ンダー20重量%以下が好ましい。更に、ガラスからな
る無機バインダーとして1〜20重景%、残部金属成分
からなる厚膜導体が好ましく、特に鉛−アルミニウム−
ホウケイ酸系ガラスとして2〜5重量%と金属成分とか
らなり、金属成分として金、銀、銅が用いられるが、安
価で強度の高い銅が好ましい。厚膜導体は粉末ペースト
の塗布焼成によって形成され、厚さは50〜400μm
が好ましい。無機バインダーとして銅導体では、酸化ビ
スマス及び酸化銅を含むものを用いることができる。銅
導体ペーストの組成物は前述の通りであるが、重量で、
銅粉末70%以上、無機結合剤5〜15%、ビヒクル5
〜20%、有機溶剤0.3〜2%が好ましく、銅粉末は
10μm以下の粒径で、同様の粒径の無機結合剤、特に
ガラス粉末を用いるのが好ましい。
本発明の厚膜抵抗体は導電性金属間化合物成分15〜5
0重量%と残部無機結合剤とからなるものが好ましい。
更に、無機結合剤はガラスが好ましく、20〜40%が
好ましい。無機結合剤は鉛−アルミニウム−ホウケイ酸
系ガラスが好ましく、特に導体とは同成分のガラスが好
ましい。厚さは5〜100μmで1幅は100〜l、O
O07zmが好ましい。厚膜抵抗体は粉末ペーストの塗
布焼成によって形成される。全居間化合物としてポライ
ドが用いられ、 T i B2. Z r B2. H
BB2等が用いられ、粒径10μm以下が好ましい。他
に前述の厚膜導体と同様にビヒクル及び有機溶剤が含有
される。
ビヒクルの例は脂肪族アルコール、そのようなアルコー
ルのエステル例えばアセテートおよびプロピオネート、
テルペン例えば松根油、テルピネオールその他、樹脂例
えば低級アルコールのポリメタクリレートの溶液および
溶媒例えば松根油中のエチルセルロースの溶液およびエ
チレングリコールモノアセテートのモノブチルエーテル
である。
好ましいベヒクルはエチルセルロースおよび2゜2.4
−トリメチルペンタンジオ−ルー1.3−モノイソブチ
レートに基づくものである。ベヒクルには基材への適用
後の迅速な乾燥を促進させる。
ための揮発性液体を含有させてもよい。
有機媒体中には広範囲な種々の不活性液体を使用しうる
。特に、非アクリル重合体例えばエチルセルロースが好
ましい。
□  基板には、セラミックス焼結体が用いられ、−般
にアルミナが用いられる。他SiC,AQN。
5i3Na、ムライト焼結体が可能である。更に、これ
らの非酸化物系の混合した焼結体が使用可能である。こ
の裁板にグレーズ層を設けることができる。
〔実施例1〕 本発明を実施例により具体的に説明する。なお。
以下の実施例において配合量等は重量を基準とする。ま
た基板は、厚さ0.8 田のアルミナ基板上に、5iO
z−BzOa7AQzOa−BaO系グレーズ層を施し
、表面研磨して最大粗さ1μm以下に仕上げたものを用
いた。第2図はアルミナ基板上1に厚膜銅導体2及び厚
膜抵抗体3を形成した平面図(a)とそのA−A断面図
(b)を各々示したものである。厚膜銅導体2は厚膜抵
抗体3の幅より大きくするとともにその端部が厚膜抵抗
体3より外に出るように形成した。
平均粒径0.7 μmの球状銅粉末100部に対し、5
ift−BzOa−AQzOa−PbO系のバインダガ
ラス5部、ビヒクルとしてアクリル系樹脂8部に対し有
機溶剤ブチルカルピトールアセテート24部を加え、混
練して銅ペーストを作製した。
これを前記アルミナ基板上にスクリーン印刷法により塗
布し、120℃、10分乾燥した。焼成には、連続ベル
ト式トンネル炉を用い、900”C。
10分焼成した。
この後、ホトリソグラフィ技術により、配線幅40μm
、所定の長さの銅導体電極を2本手行に種々の間隔に形
成した。次に平均粒径0.7  μmの球状銅粉末10
0部に対し、ビヒクルとしてアクリル系樹脂7部に対し
有機溶剤ブチカルピトールアセテート22部を加え混練
して銅ペーストを作製した。これを前記の銅導体を印刷
した基板上にスクリーン印刷法により塗布し、120℃
10分乾燥した。焼成には、連続ベルト式トンネル炉を
用い、900℃、10分焼成した。このようにしてバイ
ンダーガラスを含む厚膜銅導体の上に、バインダーガラ
スを含まない銅導体を形成した。さらにホトリソグラフ
ィ技術により、配線幅45μm、厚さ5〜100μmの
銅導体電極を形成した。ここで抵抗体寸法は、幅を30
0μmと一定にして、長さを100μm、200μm。
300部m、400部m、500μm、700μm。
1000μmとした。
尚、厚膜銅導体の焼成温度は750〜900℃が好まし
い。
次に、平均粒径0.8 μmのTiBz粉末100部に
対し、S i 02− BzOa−A QxOs −P
 b O系のバインダガラス200部、ビヒクルとして
アクリル系樹脂18部に対し有機溶剤ブチルカルピトー
ルアセテート55部を加え、混練して面積抵抗50にΩ
/口の抵抗体ペーストを作製した。これを前記の銅導体
を印刷した基板上にスクリーン印刷法により塗布し、1
20’C,10分乾燥した。
さらにホトリソグラフィ技術により、微小厚膜抵抗体を
厚膜銅導体間に厚さ5〜100μmのものを形成した。
焼成には、連続ベルト式トンネル炉を用い、900℃、
10分焼成した。この様にして作製した微小厚膜抵抗体
の抵抗値と抵抗体の長さとの関係を第3図に示す。長さ
500μm以下の抵抗体でも、ガラスの移動がないため
再現性良く安定した抵抗値が得られた。
本実施例によれば、銅皮膜は厚膜銅導体2と厚膜抵抗体
3とのガラスの拡散が抑制されたものと考えられる。
〔実施例2〕 第2図の平面構造及び断面構造と同様のものを実施例1
と同様に製造゛した。
平均粒径0.7 μmの球状銅粉末100部に対し、5
iOz−BzOa−AD20s−PbO−CaO系の結
晶質バインダガラス5部、ビヒクルとしてアクリル系樹
脂7部に対し有機溶剤ブチルカルピトールアセテート2
2部を加え、混練して銅ペーストを作製した。
これを前記アルミナ基板上にスクリーン印刷法により塗
布し、120℃、10分乾燥した。焼成には、連続ベル
ト式トンネル炉を用い、900℃。
10分焼成した。
さらにホトリソグラフィ技術により、配線幅40μmの
銅導体電極を形成した。ここで抵抗体寸法は、幅を30
0μmと一定にして、長さを100μm、200μmt
 300部m、400μm。
500部m、700.um、1000μmとした。
次に、平均粒径0.87zmのTiBz粉末100部に
対し/、 S i Oz−BzOa−A Q 203−
 P b O系の非晶質バインダガラス200部、ビヒ
クルとしてアクリル系樹脂18部に対し有機溶剤ブチル
カルピトールアセテート55部を加え、混練して面積抵
抗50にΩ/口の抵抗体ペースト番作製した。これを前
記の銅導体を印刷した基板上にスクリーン印刷法により
塗布し、120℃、10分乾燥した。さらにホトリソグ
ラフィ技術により、微小抵抗体を形成した。焼成には、
連続ベルト式トンネル炉を用い、900”C,10分焼
成した。この様にして作製した微小厚膜抵抗体の抵抗値
と抵抗体の長さとの関係を第5図に示す。長さ500μ
m以下の抵抗体でも、結晶質ガラスと非晶質ガラスがほ
とんど反応しないためガラスの移動が生じないものと考
えられ、再現性良く安定した抵抗値が得られた。
〔実施例3〕 第5図の平面構造(a)及び断面構造(b)のものを実
施例1と同様に製造した。厚膜銅導体2の端子部の幅を
厚膜抵抗体3の幅より大きくし、厚膜銅導体2を厚膜抵
抗体3の長さ方向に設けたものである。
平均粒径0.7  μmの球状銅粉末100部に対し、
S 1oz−B203−AQ2011−PbO系のバイ
ンダガラス5部、ビヒクルとしてアクリル系樹脂7部に
対し有機溶剤ブチルカルピトールアセテート22部を加
え、混練して銅ペーストを作製した。
これを前記アルミナ基板上にスクリーン印刷法により塗
布し、120℃、10分乾燥した。焼成には、連続ベル
ト式トンネル炉を用い、900℃、10分焼成した。
さらにホトリソグラフィ技術により、配線幅40μmの
銅導体電極を形成した。ここで抵抗体寸法は、幅を30
0μmと一定にして、長さを100μm、200μm、
300μm、400μm。
500 p m 、 700 μm 、 1000 t
t rnとした。
次に、平均粒径0.8 μmのTiBz粉末100部に
対し、CuOを0.1,10,20.30%含有したS
 i02− B 203− A Q 20a−PbO系
のバインダガラス200部、ビヒクルとしてアクリル系
樹脂18部に対し有機溶剤ブチルカルピトールアセテー
ト55部を加え、混練して面積抵抗50にΩ/口の抵抗
体ペーストを作製した。これを前記の銅導体を印刷した
基板上にスクリーン印刷法により塗布し、120℃、1
0分乾燥した。
さらにホトリソグラフィ技術により、微小抵抗体を形成
した。焼成には、連続ベルト式トンネル炉を用い、90
0 ’C110分焼成した。この様にして作製した微小
厚膜抵抗体の抵抗値と抵抗体の長さとの関係を第6図に
示す。酸化銅を1重量%から20重景%を含むバインダ
ーガラスでは、長さ500μm以下の抵抗体でも、抵抗
体焼成時に銅導体層を核生成源として優先的に銅導体層
側に金属銅を析出するため、この金属銅層が拡散防止層
となり、ガラスの移動が防止されたものと考えられ、再
現性良く安定した抵抗値が得られた。
〔実施例4〕 実施例1.実施例2及び実施例3の方法で配線電極の幅
40μm、抵抗体の幅300μm、抵抗体の長さ300
μmの抵抗体を作製し、抵抗値及び抵抗温度係数を測定
した。また、−55℃(25分)→25℃(5分)→1
50℃(25分)の熱サイクル試験を行った。その結果
を第1表に示す。
表に示すように本発明によって作製した抵抗体では抵抗
体の初期特性、信頼性共に優れた特性を示すことを確認
した。
〔実施例5〕 第7図は本発明の厚膜銅導体2及び厚膜抵抗体3を有す
るハイブリットICの断面構成図である。
厚膜銅導体は実施例1の銅粉100f(置部、5iOz
−B20a−AQ203−PbO系ガラス5重量部から
なるペーストを焼成し、第3図の平面構造のものを製造
した。更に、厚膜抵抗体3はTiB2粉100重量部、
S i O2−B 20 a −A Q 205−Pb
O200重量部からなるペーストを焼成し、両者の界面
にCuめつき介在させたものである。半導体素子4はM
oスペーサ5を介してアルミナ基l1i1に接合され、
外部リードとなる厚膜銅導体2上に細線9にてワイヤボ
ンドにて電気的に接続される。
この厚膜銅導体2にはコンデンサ6がはんだ7によって
接合され、これらの素子が金属基板8に接合されている
0以上の本発明の厚膜回路を形成することにより抵抗体
を50μmの長さとすることのできる極めて超小型のモ
ジュールを得ることができる。尚、図示していないが、
これらの回路素子全体がシリコンゴムでコートされる。
〔実施例6〕 第8図は実施例5のモジュールとして第9図の平面図に
示す自動車無線用電源モジュールに使用したセルラー無
線機の構成ブロック図である。このモジュールにはアル
ミナ基板1の上に厚膜銅導体2及び抵抗体3の他、半導
体素子、水晶発振器。
チップコンデンサ6、トロイダルコイル等の部品を有し
、これが金属支持板8に載置され、他の部材にボルト固
定するように凹部が設けられているものである。図中、
破線内は高周波領域を示し、特にこのものへの厚膜銅導
体の適用は効果的である。この電源モジュールはシリコ
ンゴムで各素子が全面コートされている。
無線機にはアンテナ10.スピーカ11.ダイヤル12
.受信器13が設けられている。以上の電源モジュール
を小型化され、コンパクトにすることができた。
〔発明の効果〕
本発明によれば、LookΩ/口、LMΩ/口程度の高
い面積抵抗値の厚膜抵抗体が微小化でき、しかも抵抗値
の制御がしやすく、信頼性の高い厚膜抵抗体が得られる
。この結果従来のハイブリットIC製造技術では成しえ
なかった超高密度ハイブリットICを実現でき、各種装
置の小型化が可能に°なる。
【図面の簡単な説明】
第1図は従来法によって形成した微小厚膜抵抗体の面積
抵抗値と4 mm X 4−の大きさの抵抗体の面積抵
抗値との比(RX/R4,O)と抵抗体長さの関係を示
す図、第2図は実施例1における厚膜回路の平面図(a
)とその断面図(b)、第3図は本発明(実施例1)に
よる抵抗体のRx/R4,(1と抵抗体長さの関係を示
す図、第4図は本発明(実施例2)による抵抗体のRx
/R4,6と抵抗体長さの関係を示す図、第5図は実施
例3における膜厚回路の平面図(a)とその断面図(b
)、第6図は本発明(実施例3)による抵抗体のRx/
R4,Oと抵抗体長さ゛め−係を示す図、第7図は実施
例5のハイブリットICの断面図、第8図は実施例6の
セルラー無線機のブロック構成図と送受信器の斜視図及
び第9図は第8図に使用した一例を示す電源モジュール
の断面図である。 1・・・基板、2・・・厚膜銅導体、3・・・厚膜抵抗
体、4・・・半導体素子、5・・・スペーサ、6・・・
コンデンサ、7・・・はんだ、8・・・金属支持体、9
・・・細線、10・・・アンテナ、11・・・スピーカ
、12・・・ダイヤル、芋 10 f色 抗4ト っ長ゴ◇に筑ノ 第2 口 惚a俸−Lx<F九フ 茅今国 o    zoo   #)o   6oo   zo
o   ioo。 粍抗##l長y Crm−) 第5図 j61九 ネトら−に2(/−力1.ン第70 △〃

Claims (16)

    【特許請求の範囲】
  1. 1.基板上に形成されたガラスを含む厚膜抵抗体と、該
    厚膜抵抗体の端部に形成された厚膜導体とを有するハイ
    ブリットIC用基板において、前記厚膜抵抗体中のガラ
    スが前記厚膜導体中に拡散するのを防止する手段を設け
    たことを特徴とするハイブリットIC用基板。
  2. 2.前記厚膜抵抗体と原膜導体との界面に前記厚膜抵抗
    体の焼成温度より高い融点を有する純金属層が設けられ
    た請求項1のハイブリットIC用基板。
  3. 3.前記厚膜導体及び原膜抵抗体は各々結晶質ガラス又
    は非晶質ガラスを含み、各々の原膜は互いに結晶質ガラ
    スと非晶質ガラスとの組合せからなる請求項1のハイブ
    リットIC基板。
  4. 4.基板上に導体ペーストを塗布焼成後所定の配線パタ
    ーンを有する厚膜導体を形成する工程、該厚膜導体の少
    なくとも端子部に摩記厚膜導体に接続して形成されるガ
    ラスを有する厚膜抵抗体中のガラスが前記厚膜導体中に
    拡散するのを防止する拡散防止手段を設ける工程及び厚
    膜抵抗体ペーストを塗布焼成後所望のパターンを有する
    前記厚膜抵抗体を前記厚膜導体端子部に形成する工程を
    有することを特徴とするハイブリットIC用基板の製造
    法。
  5. 5.前記拡散防止手段は前記厚膜抵抗体の焼成工程の際
    に前記界面で該焼成温度より融点の高い金属に解離する
    化合物を前記厚膜抵抗体中に含有することによつて形成
    する請求項4のハイブリットIC用基板の製造法。
  6. 6.前記拡散防止手段は前記厚膜導体を形成後、該厚膜
    導体の少なくとも端子部に前記厚膜抵抗体の焼成温度よ
    り高い融点の金属層を金属粉末ペーストの焼成によつて
    形成する請求項4のハイブリットIC用基板の製造法。
  7. 7.半導体素子を搭載した基板上に、ガラスを有する厚
    膜抵抗体と該厚膜抵抗体の端部に形成された厚膜導体と
    を有するハイブリットICにおいて、前記厚膜抵抗体中
    のガラスが前記厚膜導体中に拡散するのを防止する手段
    を設けたことを特徴とするハイブリットIC。
  8. 8.前記半導体素子,厚膜抵抗体及び厚膜導体の全面が
    樹脂又はガラスで被われている請求項7のハイブリット
    IC。
  9. 9.前記基板はセラミック焼結体からなり、該基板を金
    属基板に載置接合した請求項7又は8記載のハイブリッ
    トIC。
  10. 10.請求項7,8又は9記載のハイブリットICを備
    えた自動車無線用電源モジュール。
  11. 11.請求項10記載の自動車無線用電源モジュールを
    備えたセルラー無線機。
  12. 12.銅粉末,鉛−アルミニウム−ホウケイ酸系ガラス
    粉末,ビヒクル及び有機溶剤を含む銅導体ペーストと、
    金属間化合物粉末,鉛−アルミニウム−ホウケイ酸系ガ
    ラス粉末,ビヒクル及び有機溶剤を含む抵抗体ペースト
    との組合せからなるハイブリットIC回路形成用組成物
  13. 13.金属間化合物粉末,酸化ケイ素−酸化ホウ素−酸
    化アルミニウム−酸化鉛系ガラス粉末,非酸化性雰囲気
    中での焼成によつて金属に解離する化合物粉末,ビヒク
    ル及び有機溶剤を含むことを特徴とする厚膜抵抗体ペー
    スト。
  14. 14.前記厚膜銅導体ペーストと厚膜抵抗体ペーストと
    は互いに結晶質ガラスと非晶質ガラスとの異なつた組合
    せのガラスを有する請求項13記載のハイブリットIC
    回路形成用組成物。
  15. 15.基板上に形成された厚膜抵抗体と、該厚膜抵抗体
    の端部に形成された厚膜導体とを有するハイブリットI
    C用基板において、前記厚膜導体は前記原膜抵抗体との
    接続部分でその平面形状が該厚膜抵抗体の幅より広い構
    造を有することを特徴とするハイブリットIC用基板。
  16. 16.基板上に形成された厚膜抵抗体と、該厚膜抵抗体
    の端部に形成された厚膜導体とを有するハイブリットI
    C用基板において、前記厚膜導体の平面形状を細長にし
    、該導体の長辺部分に平面形状で直角に前記厚膜抵抗体
    を形成したことを特徴とするハイブリットIC用基板。
JP63002591A 1988-01-11 1988-01-11 ハイブリットic用基板とそれを用いたハイブリットic及びその装置 Expired - Lifetime JPH0812801B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP63002591A JPH0812801B2 (ja) 1988-01-11 1988-01-11 ハイブリットic用基板とそれを用いたハイブリットic及びその装置
US07/293,443 US5016089A (en) 1988-01-11 1989-01-04 Substrate for hybrid IC, hybrid IC using the substrate and its applications
EP19890300127 EP0324555A3 (en) 1988-01-11 1989-01-06 Substrate for hybrid ic, hybrid ic using the substrate and its application
KR1019890000190A KR890012371A (ko) 1988-01-11 1989-01-10 하이브리드 ic용 기판과 그것을 사용한 하이브리드 ic 및 그 용도

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63002591A JPH0812801B2 (ja) 1988-01-11 1988-01-11 ハイブリットic用基板とそれを用いたハイブリットic及びその装置

Publications (2)

Publication Number Publication Date
JPH01181401A true JPH01181401A (ja) 1989-07-19
JPH0812801B2 JPH0812801B2 (ja) 1996-02-07

Family

ID=11533623

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63002591A Expired - Lifetime JPH0812801B2 (ja) 1988-01-11 1988-01-11 ハイブリットic用基板とそれを用いたハイブリットic及びその装置

Country Status (4)

Country Link
US (1) US5016089A (ja)
EP (1) EP0324555A3 (ja)
JP (1) JPH0812801B2 (ja)
KR (1) KR890012371A (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5196918A (en) * 1989-08-28 1993-03-23 Sumitomo Electric Industries, Ltd. Integrated circuit device and method for manufacturing the same
JP2674523B2 (ja) * 1993-12-16 1997-11-12 日本電気株式会社 セラミック配線基板とその製造方法
US5637261A (en) * 1994-11-07 1997-06-10 The Curators Of The University Of Missouri Aluminum nitride-compatible thick-film binder glass and thick-film paste composition
JP3559090B2 (ja) * 1995-03-31 2004-08-25 株式会社デンソー 厚膜回路基板
US6395994B1 (en) * 2000-01-31 2002-05-28 Visteon Global Technologies, Inc. Etched tri-metal with integrated wire traces for wire bonding
DE10230712B4 (de) * 2002-07-08 2006-03-23 Siemens Ag Elektronikeinheit mit einem niedrigschmelzenden metallischen Träger
DE102008001414A1 (de) * 2008-04-28 2009-10-29 Robert Bosch Gmbh Substrat-Schaltungsmodul mit Bauteilen in mehreren Kontaktierungsebenen

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6281702A (ja) * 1985-10-04 1987-04-15 松下電器産業株式会社 珪化物抵抗材料
JPS6288301A (ja) * 1985-10-15 1987-04-22 太陽誘電株式会社 抵抗材料

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4057777A (en) * 1975-11-19 1977-11-08 Trw Inc. Termination for electrical resistor and method of making same
US4139832A (en) * 1976-03-19 1979-02-13 Hitachi, Ltd. Glass-coated thick film resistor
US4251397A (en) * 1978-08-16 1981-02-17 E. I. Du Pont De Nemours And Company Vehicle for thick film resistors fireable in nonoxidizing atmosphere
JPS5729185U (ja) * 1980-07-28 1982-02-16
JPS5873146A (ja) * 1981-10-28 1983-05-02 Hitachi Ltd 混成集積回路とその製造方法
JPS58101442A (ja) * 1981-12-11 1983-06-16 Hitachi Ltd 電気的装置用基板
US4685203A (en) * 1983-09-13 1987-08-11 Mitsubishi Denki Kabushiki Kaisha Hybrid integrated circuit substrate and method of manufacturing the same
JPS60137847A (ja) * 1983-12-23 1985-07-22 Hitachi Ltd 厚膜形成用組成物
US4645948A (en) * 1984-10-01 1987-02-24 At&T Bell Laboratories Field effect transistor current source
US4652397A (en) * 1984-12-17 1987-03-24 E. I. Du Pont De Nemours And Company Resistor compositions
US4695504A (en) * 1985-06-21 1987-09-22 Matsushita Electric Industrial Co., Ltd. Thick film resistor composition
US4687597A (en) * 1986-01-29 1987-08-18 E. I. Du Pont De Nemours And Company Copper conductor compositions
JPS62198145A (ja) * 1986-02-25 1987-09-01 Nec Corp 混成集積回路

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6281702A (ja) * 1985-10-04 1987-04-15 松下電器産業株式会社 珪化物抵抗材料
JPS6288301A (ja) * 1985-10-15 1987-04-22 太陽誘電株式会社 抵抗材料

Also Published As

Publication number Publication date
EP0324555A2 (en) 1989-07-19
KR890012371A (ko) 1989-08-26
JPH0812801B2 (ja) 1996-02-07
EP0324555A3 (en) 1991-05-02
US5016089A (en) 1991-05-14

Similar Documents

Publication Publication Date Title
US5121298A (en) Controlled adhesion conductor
US6436316B2 (en) Conductive paste and printed wiring board using the same
JPS60500837A (ja) 厚膜抵抗回路
EP0997941B1 (en) Conductive paste and ceramic printed circuit substrate using the same
JPS62104878A (ja) 磁製化金属基板用の銅含有導電塗料
JP2001307547A (ja) 導電性組成物およびそれを用いた印刷回路板
JP3754748B2 (ja) スルーホール充填用導体ペースト、セラミック回路基板及びパッケージ基板
JPH01181401A (ja) ハイブリットic用基板とそれを用いたハイブリットic及びその装置
JPH0492497A (ja) 銀系配線セラミック基板
JP3642100B2 (ja) チップ抵抗器およびその製造方法
JP3404266B2 (ja) 配線基板の接続構造
JPH0595071U (ja) 厚膜回路基板
JP2002076609A (ja) 回路基板
JP2703456B2 (ja) 配線基板
JP3152873B2 (ja) 低温焼成回路基板
EP0426609A2 (en) Ceramic insulating substrate and process for producing the same
JP3792271B2 (ja) 低温焼成回路基板
JPH10144501A (ja) チップ抵抗器及びその製造方法
JP3493264B2 (ja) 回路基板
JP2752301B2 (ja) セラミック基板用組成物及びセラミック配線基板
JP3582975B2 (ja) 配線基板
JPH0368485B2 (ja)
JPH0221669B2 (ja)
JP3433260B2 (ja) メタライズ基板及びその製造方法
JPH0282408A (ja) 導電ペースト用金属粉