JPH01180061A - マルチプロセッサにおけるキャッシュ構造 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、各々にキャッシュメモリを有するマルチプロ
セッサシステムにおける効率的なキャッシュの構造に関
する。

〔従来の技術〕

キャソンユメモリは、読みだし速度の遅いメインメモリ
のデータを読みだし速度の速いキャッシュメモリ上に一
時的に保有し、プロセッサの実行におけるメモリ読みだ
しのオーバーヘッドを減らすことを目的とする方式であ
る。

従来、キャッシュ上にあるデータがプロセッサにより書
き換えられた場合、キャッシュのデータをメインメモリ
上に書き戻す必要がある。

〔発明が解決しようとする問題点〕

しかしながら、これをマルチプロセンサに応用した場合
には、ローカルキャッシュ間でデータのやりとりを行う
と、１つのデータを複数のキャッシュが共有することに
なる。従来の方式においては、この２つ目以降のキャッ
シュがメインメモリの値から書き換えられているのか否
かを確認する方法がないため、キャッシュをフラッシュ
する際には常にメインメモリ上に書き戻す必要があり、
アクセス回数が増大するという問題を有している。

本発明は上記問題を解決するものであって、他のキャッ
シュと共有のデータを持つキャッシュをフラッシュする
場合に、そのデータがメインメモリ上に書き戻す必要が
あるのか否かを６′ｌ認する手段を設けることにより、
メインメモリへのアクセス回数を減少させることができ
るマルチプロセッサにおけるキャッシュ構造を提供する
ことを目的とする。

〔問題点を解決するための手段〕

そのために本発明によるマルチプロセッサにおけるキャ
ッシュ構造は次のように構成されている。

すなわち、ローカルキャッシュ内にデータ領域に対応す
るフラグ領域を設け、データが変更される場合には、フ
ラグが立てられ変更されたデータとフラグ情報が、シス
テムハスを介して他のプロセッサに転送されコピーが行
われる。キャッシュをフラッシュする際にこのフラグの
立っているデータがあった場合にはこれをメインメモリ
に四き戻し、同時に他のプロセノナのフラグをクリアす
る。

その後でメインメモリのデータが書き換えられるように
構成されている。

〔作用〕

本発明においては例えば第１図に示すように、プロセッ
サ１ａにおいて、キャッシュ２ａ内のデータ領域３ａの
データが変更される場合には、そのデータに対応するフ
ラグ領域４ａにおいてデータが変更されたというフラグ
が立てられ、次いで、その変更されたデータとフラグ情
報が、システムハス８を介して他のプロセッサ１ｂに転
送されコピーが行われる。他のプロセッサにてこのデー
タのメインメモリへの書き戻しがあった場合には、この
フラグ領域４ａのフラグは落される。キャッシュ２ａの
フラッシュが行われる際にはこのフラグのＯＮ、○Ｆ　
Ｆによりメインメモリへの舌き戻しの必要性が判断され
る。

〔実施例〕

以下、本発明の実施例を図面を参照しつつ説明する。第
１図は本発明のマルチプロセッサにおけるキャッシュ構
造に係わるシステム構成図、第２図はその処理の流れを
説明するための図である。

第１図はローカルキャソンユを持ちメモリ共有密結合型
マルチプロセッサシステムを示し、１ａ、１ｂは複数の
プロセッサであり、内部にローカルキャッシュ２ａ、２
ｂを有している。ローカルキャソンユ２ａ、２ｂは、そ
れぞれデータ領域３ａ。

３ｂおよびフラグ領域４ａ、４ｂを有しており、データ
領域３ａ、３ｂのデータが変更された場合に、そのデー
タに対応するフラグ領域４ａ、４ｂにおいてデータが変
更されたというフラグを立てることが可能な構成になっ
ている。

そして、データ領域３ａ、３ｂは、アドレス線５および
データ線６を介してそれぞれシステムバス８およびアド
レスバス９に接続されると共に、フラグ領域４ａ、４ｂ
は、フラグ信号Ｌ９７を介してシステムバス８に接続さ
れ、さらに、メインメモリ１０がアドレスバス９に接続
されている。

次に第２図により上記マルチプロセッサにおける処理の
流れについて説明する。例えば、プロセッサ１ａにおい
て、キャッシュ２ａ内のデータ領域３ａのデータが変更
される場合には、そのデータに対応するフラグ領域４ａ
においてデータが変更されたというフラグが立てられ、
次いで、その変更されたデータとフラグ情報が、システ
ムハス８を介して他のプロセッサ１ｂに転送されコピー
が行われる。このデータがいずれかのプロセッサにより
メインメモリに書き戻された場合には、このフラグは沼
される。従って、他のプロセッサにおいて、ローカルキ
ャッシュがメインメモリの値から書き換えられているの
か否かを確認することができるため、キャッシュをフラ
ッシュする際にアクセス回数を減少させることができる
。

〔発明の効果〕

以上のように本発明によれば、ローカルキャッシュを持
ちメモリ共有密結合型マルチプロセッサシステムにおい
て、キャッシュ内にデータが変更されたことを示す情報
領域を設け、該情報とデータをローカルキャッシュ間に
転送可能にする手段を有するため、他のキャッシュと共
有のデータを持つキャッシュをフラッシュする場合に、
そのデータがメインメモリ上に書き戻す必要があるのか
否かを確認する手段を設けることにより、メインメモリ
へのアクセス回数を減少させることができる。

【図面の簡単な説明】

第１図は本発明のマルチプロセッサにおけるキャノシュ
構造に係わるシステム構成図、第２図はその処理の流れ
を説明するための図である。 ｌａ、ｌｂ・・・複数のプロセッサ、２ａ１２ｂ・・・
ローカルキャッシュ、３ａ、３ｂ・・・データ領域、４
ａ、４ｂ・・・フラグ領域、５・・・アドレス線、６・
・・データ線、７・・・フラグ信号線、８・・・システ
ムバス、９・・・アドレスバス、１０・・・メインメモ
リ。 出　願　人　　　富士ゼロックス株式会社代理人弁理士
　　白　井　博　樹（外３名）第１図

Claims (1)

【特許請求の範囲】
1. （１）ローカルキャッシュを持ちメモリ共有密結合型マ
   ルチプロセッサシステムにおいて、キャッシュ内にデー
   タが変更されたことを示す情報領域を設け、該情報とデ
   ータをローカルキャッシュ間に転送可能にする手段を有
   することを特徴とするマルチプロセッサにおけるキャッ
   シュ構造。