JPH01176133A - 情報伝達装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の目的〕 （産業上の利用分野） 本発明は、情報伝達装置に関し、より詳しくは、情報漏
洩防止機能を有する情報伝達装置に関する。

（従来の技術） 近年、各種の情報伝達網が発達し、それに伴ってそれら
の情報伝達網を用いた情報伝達が盛んに行われるように
なった。しかしながら、一般的な情報伝達に供される情
報伝達網においては、情報の機密保持のための特別な措
置が講じられていないのが普通である。そのため、第三
者への機密漏洩を危惧しつつ情報の授受を行っているの
が実情である。

これに対し、近時、例えば電話回線等による情報伝達に
おいて、アナログ信号を暗号化することが行われるよう
になった。この暗号化手段は、送信側で音声信号の位相
を変調制御して送信し、受信側で復調、即ち、もとに戻
す手段である。しかしながら、この暗号化手段には、っ
ぎのような欠点がある。即ち、その暗号化手段を使用す
る者が任意に暗号化のパターンを選べないこと及び第三
者が同一原理に基づく機器を用いることにより容易に判
読できること、等の欠点がある。これに対し、機密漏洩
防止を確実なものとするため、使用者が暗号化のパター
ンを任意に選べるようにするには、回路の規模が複雑と
なって高価となるだけでなく、取り扱いも煩雑なものと
なるのが避けられない。

（発明が解決しようとする問題点） このように、従来は第三者への機密漏洩防止を確実に行
うことのできる情報伝達装置を、回路構成が簡単で安価
なものとして得ることができなかった。本発明の目的は
、機密漏洩防止を確実に行うことのできる情報伝達装置
を、回路構成が簡単で安価なものとして得ることにある
。

〔発明の構成〕

（問題点を解決するための手段） 本発明の情報伝達装置は、送信装置から信号を送出し、
その送出された信号を受信装置で受信するようにした情
報伝達装置において、上記送信装置は、第１のディジタ
ル信号列の各ビットの１゜０論理レベルの任意のものを
その送出に先立っである規則性をもって１論理レベルを
０論理レベルに及び０論理レベルを１論理レベルにそれ
ぞれレベル変換して第２のディジタル信号列とする変調
用信号変換器を備え、上記受信装置は、受信した上記第
２のディジタル信号列の各ビットの１，０論理レベルの
うち上記レベル変換器のものをもとに戻すレベル変換を
して上記第１のディジタル信号とする復調用信号変換器
を備えるものとして構成される。

（作　用） 送信装置の変調用信号変換器において、第１のディジタ
ル信号列の各ビットのうちの任意のものの１，０論理レ
ベルがある規則性をもって１が０に、Ｏが１にそれぞれ
レベル変換されて第２のディジタル信号列となる。その
第２のディジタル信号列の各ビットのうちの先にレベル
変換器のものの１，０論理レベルは受信装置の復調用信
号変換器によってもと通りにレベル変換されて第１のデ
ィジタル信号列となる。これにより、情報はその内容が
解読可能な状態で伝達される。

（実施例） 第１図及び第２図は、本発明の実施例におけるビットパ
ラレル方式による情報伝達装置の送信装置側変調装置及
び受信装置側復調装置を示す。それらの装置においては
、データをビットパラレルの形で送信する。

上記第１図において、アナログ信号入力は増幅器／フィ
ルタ１に入力される。そのアナログ信号は増幅器／フィ
ルタ１の増幅器で増幅されると共に可聴周波数帯域外カ
ット用のフィルタで可聴周波数帯域外の信号がカットさ
れ、いわゆる平滑及び増幅が行われる。上記増幅器／フ
ィルタ１からの出力は、サンプリングクロック発生器２
に接続されたＡ／Ｄ変換器３に加えられる。これにより
、増幅器／フィルタ１からの出力は、サンプリングクロ
ック発生器２からＡ／Ｄ変換器３に加えられる変換スタ
ート用のクロックパルスによって、Ａ／Ｄ変換器３で第
１のディジタル信号列に変換され、例えば８ビツト１ブ
ロツクのビットパラレル信号として、配列切換スイッチ
４の入力端子に加えられる。配列切換スイッチ４は信号
変換器として機能するものであり、それぞれ８つの入力
端子（Ｎｏ、１〜８）と出力端子（ＮＯ，１〜８）を備
え、それらの入力端子と出力端子とを、接栓等により機
械的にあるいは半導体素子等により電子的に、任意の態
様で切換接続可能に構成されている。その接続の態様は
６４通りある。そして、例えば、入力端子（Ｎｏ、１〜
８）と出力端子（Ｎｏ、１〜８）とを第３図の如（接続
すれば、上記第１のディジタル信号列がある規則性をも
って転゛ダされ第２のディジタル信号列に入れ換え変換
される。即ち、出力端子のＮα１〜８からは入力端子の
Ｎα５．４．６゜３．７．２．８．１に加えられた信号
がそれぞれ出力される。これにより、出力端子のデータ
のビット列は入力端子のそれと互いに全く関係のない順
序に配列し直される。即ち、増幅器／フィルタ１に加え
られた有意信号としてのアナログ信号は、その時間軸配
列が並び変えられて判別不能な信号列に変換される。上
記出力端子からの出力信号はバッファ５に送出される。

このバッファ５に代えてメモリを用いることもできる。

上記バッファからの出力は、信号伝送系がディジタル対
応の場合には、ディジタル信号のまま受信側に向けて送
出される。また、信号伝送系が通常の電話回線のように
アナログ伝送系の場合には、上記バッファ５からのディ
ジタル出力信号はＤ／Ａ変換器６及び上記と同様の増幅
器／フィルタ７を介してアナログ信号として出力され、
例えば通常の電話回線を通じて送出される。送出された
ディジタル信号あるいはアナログ信号は時間軸が変換さ
れていることから、受信側において通常の電話機等によ
っては解読不能である。即ち、上記送出されたディジタ
ル信号あるいはアナログ信号をそのまま再生するという
ことは、　ＭＳＢを含め意味のないデータを再生するこ
ととなり、再生音は一種の白色雑音の如き音を呈する。

これは、上記送出されたアナログ信号を留守番電話等で
録音したテープを再生した場合においても同様である。

よって、上記テープが第三者の手に渡った場合において
も、機密が洩れるおそれはほとんどない。上記ディジタ
ル信号あるいはアナログ信号の解読には、第２図に示す
復調装置が使用される。

上記第２図において、８は増幅器／フィルタであり、第
１図の増幅器／フィルタ１，７と同様に構成されたもの
である。この増幅器／フィルタ８には、第１図の増幅器
／フィルタ７から出力されて例えば電話回線を通じて伝
達される時間軸変換（ビット配列変換）されたアナログ
信号が入力される。この入力されたアナログ信号は次段
のＡ／Ｄ変換器９によってサンプリングクロック発生器
１０からのクロックに応じてＡ／Ｄ変換され、８ビツト
のパラレル信号としてバッファ１１に加えられる。また
、上述したように、第１図の装置において、ビット配列
を変換した信号をディジタル信号のままバッファ５から
受信側に向けて送信した場合には、そのディジタル信号
がバッファ１１に加えられる。上記バッファ１１はそれ
に加えられた８ビツトのビットパラレルの第２のディジ
タル信号列を次段の配列切換スイッチ１２の８つの入力
端子（Ｎα１〜８）に加える。この切換スイッチ１２は
、第１図の切換スイッチ４と同様に、それぞれ８つの入
力端子（ＮＱ、１〜８）及び出力端子（Ｎｏ、１〜８）
を備えると共に、それらの入力端子及び出力端子間を任
意の態様に切換接続可能に構成されたものである。この
切換スイッチ１２の入力端子（Ｎｏ、１〜８）及び出力
端子（ｋｌ〜８）は第４図に示す如く切換接続される。

これにより、８ビツトの第２のディジタル信号列のビッ
ト配列は、第１図の装置において配列切換スイッチ４で
変換する前の状態に変換されて第１のディジタル信号列
となる。このように、ビット配列をもと通りに変換され
た第１のディジタル信号列は、Ｄ／Ａ変換器１３によっ
てアナログ信号に変換された後、上記と同様の増幅器／
フィルタ１４により平滑、増幅されたアナログ信号とし
て出力される。

このアナログ信号は、第１図の装置における増幅器／フ
ィルタ１に入力された信号と同一の時間軸を有する。よ
って、そのアナログ信号に基づけば、伝達されたデータ
内容を容易に知得できる。

上記第１図の変調装置及び第２図の復調装置において、
配列切換スイッチ４．１２の切換接続の態様を、事前の
打ち合わせ等に基づいて頻雑に変えることができる。こ
のようにすることにより、更に機密漏洩の危険性が低下
する。

第５図は、第１図の装置における配列切換スイッチ４に
代えて用いる信号変換器２１を示すものである。その信
号変換器２１は、反一致回路部２２と切換スイッチ部２
３とを備える。反一致回路部２２は８つの反一致回路（
Ｎ（Ｌｌ〜８）を有する。各反一致回路には前記Ａ／Ｄ
変換器３からの入力と切換スイッチ部２３からの入力か
加えられる。即ち、第１番目の反一致回路（Ｎｏ、１）
にはＡ／Ｄ変換器３からの第１ビツト目の信号と切換ス
イッチ部２３の第１番目のスイッチ（Ｎｏ、１）からの
信号とが加えられる。第２〜８番目の反一致回路（Ｎｏ
、２〜８）には、上記とほぼ同様に、Ａ／Ｄ変換器３か
らの第２〜８ビツト目の信号と切換スイッチ部２３の第
２〜８番目のスイッチ（Ｎα２〜８）からの信号とがそ
れぞれ加えられる。切換スイッチ部２３の８つのスイッ
チは、それぞれ独立的に切り換え可能であり、その切り
換えにより論理０レベル信号あるいはルベル信号を出力
可能に構成されている。それらのスイッチ（ｋｌ〜８）
からＯレベル信号が加えられた反一致回路（ｋｌ〜８）
はＯＲ動作を行い、Ａ／Ｄ変換器３からの信号はそのま
まのレベルで次段のバッファ５に送出される。それらの
スイッチ（Ｎｏ、１〜８）からルベル信号が加えられた
反一致回路（Ｎα１〜８）はインバータ動作を行い、Ａ
／Ｄ変換器３からの信号はレベルが反転してバッファ５
に送出される。

よって、反一致回路部２２を通った第１のディジタル信
号列は雑音化されて第２のディジタル信号列となる。ま
た、その反一致回路部２２でデータを反転するに当って
、ＬＳＢ側ビットのみの反転では語意を判別されるおそ
れのある場合には、ＭＳＢビットも共に反転するのが望
ましい。

第６図は、第２図の配列切換スイッチ１２に代えて用い
る信号変換器２５を示すものであり、第５図の信号変換
器２１によって変換した信号をもとに戻すためのもので
ある。その信号変換器２５は、第５図の信号変換器２５
と同様に構成された反一致回路部２６と切換スイッチ部
２７とを有する。反一致回路部２６の各反一致回路（魔
１〜８）には前記バッファ１１からの入力と切換スイッ
チ部２７からの入力が加えられる。即ち、第１〜８番目
の反一致回路（Ｎｏ、１〜８）にはバッファ１１からの
第１〜８ビツト目の信号と切換スイッチ部２７の第１〜
８番目のスイッチ（Ｎ（Ｌｌ〜８）からの信号とがそれ
ぞれ加えられる。これにより、第５図の信号変換器２１
におけると同様に、反一致回路部２６の各反一致回路（
ｋｌ〜８）は切換スイッチ部２７の各スイッチ（Ｎα１
〜８）から加えられる０レベル信号あるいはルベル信号
に応じてＯＲ動作あるいはインバータ動作を行う。而し
て、切換スイッチ部２７における各スイッチ（Ｎｏ。

１〜８）は、第５図の切換スイッチ部２３における各ス
イッチ（Ｎｏ、１〜８）と同じ態様に切り換えて使用さ
れる。即ち、例えば、第５図の切換スイッチ部２３の第
１番目のスイッチ（Ｎα１）がルベルを出力する状態に
切り換えられている場合には、第６図の切換スイッチ部
２７の第１番目のスイッチ（Ｎｏ、　１　）もルベルを
出力する状態に切り換えて使用される。これにより、例
えば、第５図の反一致回路部２２の第１番目の反一致回
路（Ｎｏ。

１）で反転された信号は、第６図の反一致回路部２６の
第１番目の反一致回路（Ｎｏ、　１　）でさらに反転さ
れて、もとに戻ったレベル状態になる。これにより、第
２のディジタル信号列は反一致回路部２２を通って第１
のディジタル信号列に変換される。

第７図及び第８図は、本発明の実施例におけるビットシ
リアル方式の変調装置及び復調装置を示す″。それらの
装置においては、データをビットシリアルの形で送受す
る。

上記第７図において、アナログ信号入力は前記と同様の
増幅器／フィルタ１を介してＡ／Ｄ変換器３に加えられ
る。そのアナログ信号は、サンプリングクロック発生器
２からのクロックパルスに同期してＡ／Ｄ変換器３でデ
ィジタルデータに変換され、ビットシリアルデータとし
て出力される。

出力されたビットシリアルデータは次段のＳ／Ｐシフト
レジスタ３１により例えば８ビツトのパラレルデータ（
第１のディジタル信号列）に変換される。その変換に当
ってのデータシフト用のパルスとしては、上記Ａ／Ｄ変
換器３からのクロックを用いる。そのＳ／Ｐシフトレジ
スタ３１によってビットパラレルに変換された８ビツト
のデータは、第１図におけると同様に構成された配列切
換スイッチ４の８つの入力端子にそれぞれ加えられる。

配列切換スイッチ４の８つの出力端子からは、前記第１
図の場合と同様にして、ビット配列を変換した第２のデ
ィジタル信号列が得られる。ビット配列の変換されたパ
ラレル８ビツトデータ（第２のディジタル信号列）は、
ビットシリアルデータとして受信側に向けて送出できる
ものの、第７図においては次段のＰ／Ｓシフトレジスタ
３２に加えられ、ビットシリアルなデータに変換されて
出力される。上記Ｐ／Ｓシフトレジスタ３２においで配
列変換スイッチ４からのパラレルデータをロードするた
めには、上記Ａ／Ｄ変換器３からデータ変換終了に伴っ
て出力されるＥＯＣパルス（エンドオブコンバージョン
パルス）が用いられる。また、Ａ／Ｄ変換器３にＥＯＣ
パルスを出力する機能がない場合には、上記サンプリン
グクロック発生器２からの出力パルスを、所要パルス数
で１パルス宛出力する分周器、例えば図示の実施例にお
いては８パルスで１パルス宛出力する分周器を用いて、
その分周期から出力されるパルスを上記ＥＯＣパルスに
代えることもできる。そして、上記の如く、Ｐ／Ｓシフ
トレジスタ３２から出力されるビットシリアルなディジ
タルデータは、バッファ５を介してビット配列を変換し
たディジタル信号としてディジタル信号のまま受信側に
向けて出力される。また、このディジタル信号は、第１
図の場合と同様に、Ｄ／Ａ変換器６及び増幅器／フィル
タ７を介して、ビット列を変換したアナログ信号として
受信側に向けて出力される。

上記第７図の変調装置でビット配列の変換されたディジ
ゲル信号又はアナログ信号は第８図の復調装置で復調さ
れる。即ち、第８図の復調装置における増幅器／フィル
タ８に、第７図の変調装置の増幅器／フィルタ７から伝
達されたビット配列の変換されたアナログ信号が入力さ
れる。このアナログ信号はＡ／Ｄ変換器９において、サ
ンプリングクロック発生器１０からのクロックに応じて
ディジタル信号に変換されてバッファ１１に加えられる
。また、第７図の変調装置において、ノ＜・ソファ５か
らビット配列を変換したディジタル信号をディジタル信
号のまま受信側に向けて出力した場合には、そのディジ
タル信号が受信されて上記バッファ１１に加えられる。

このようにして、ノくッファ１１に直接的にあるいはＡ
／Ｄ変換器９から加えられたディジタル信号は次段のＳ
／Ｐシフトレジスタ３５によって８ビツトのビットパラ
レルデータ（第２のディジタル信号列）に変換され、上
記と同様の配列切換スイッチ１２の８つの入力端子に加
えられる。この配列切換スイッチ１２のそれぞれ８つの
入力端子及び出力端子間は、第２図の場合と同様に、ビ
ット配列をもとに戻すように接続されている。これによ
り、配列切換スイ・ノチ１２０８つの出力端子からは、
ビ・ソト配列をもとに戻した８ビツトのビットノくラレ
ルデータ（第１のディジタル信号列）が出力される。ビ
ット配列をもとに戻したビットパラレルデータは、次段
のＰ／Ｓシフトレジスタ３６によって、第７図の場合と
同様のクロックに応じて、ビ・ントシリアルデータに変
換される。そのビットシリアルなデータは、Ｄ／Ａ変換
器１３及び増幅器／フィルタ１４を介してアナログ信号
として出力される。このアナログ信号によって情報を知
得可能である。

なお、上記第２図及び第８図の復調装置において、サン
プリングクロック発生器１０から出力されるサンプリン
グパルスのタイミングは、第１図及び第７図の変調装置
において発生させられて情報データと共に伝送される同
期パルスに同期させである。

第７図及び第８図の装置における配列切換スイッチ４，
１２に代えて、第５図及び第６図に示す信号変換器２１
．２５を用いることができる。

上記した本発明の各実施例は、通常の電話回線を利用し
た音沖伝送や図形伝送のほか、電波等を応用した情報伝
達手段に適用可能である。特に、電話回線を利用した留
守番電話に適用した場合には、上述したように、着信メ
ツセージ記録用テープが第三者に盗まれた場合等にあっ
ても、機密の漏洩防止か確実に行われる。

〔発明の効果〕

本発明によれば、送信装置において第１のディジタル信
号列の各ビットの１，０論理レベルのうちの任意のもの
をある規則性をもって１を０に、０を１にそれぞれレベ
ル変換して第２のディジタル信号列となし、受信装置に
おいて第２のディジタル信号列の各ビットの１．０論理
レベルのうち上記レベル変換器のものをもと通りにレベ
ル変換して第１のディジタル信号列とするようにしたの
で、機密漏洩防止機能に優れた情報伝達装置を、回路構
成が簡単で安価なものとして得ることができる。

【図面の簡単な説明】

第１図及び第２図は本発明のビットパラレル方式の実施
例の変調装置及び復調装置の回路図、第３図及び第４図
はそれらの装置の配列切換スイッチの切換接続態様を示
す結線図、第５図及び第６図はそれらの配列切換スイッ
チに代えて用いる信号変換器の回路図、第７図及び第８
図は本発明のビットパラレル方式の実施例の変調装置及
び復調装置の回路図である。 ４・・・配列切換スイッチ（変調用信号変換器）、１２
・・・配列切換スイッチ（復調用信号変換器）、２１・
・・変調用信号変換器、２５・・・復調用信号変換器。 出願人代理人　　佐　　藤　　−雄 Ｑｌ［’Ｒ を も＜ ロ コ」１ト 第４図

Claims (1)

【特許請求の範囲】
1. 送信装置から信号を送出し、その送出された信号を受信
   装置で受信するようにした情報伝達装置において、上記
   送信装置は、第１のディジタル信号列の各ビットの１、
   ０論理レベルの任意のものをその送出に先立ってある規
   則性をもって１論理レベルを０論理レベルに及び０論理
   レベルを１論理レベルにそれぞれレベル変換して第２の
   ディジタル信号列とする変調用信号変換器を備え、上記
   受信装置は、受信した上記第２のディジタル信号列の各
   ビットの１、０論理レベルのうち上記レベル変換済のも
   のをもとに戻すレベル変換をして上記第１のディジタル
   信号とする復調用信号変換器を備えることを特徴とする
   情報伝達装置。