JPH01173119A - 定電圧電源回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、各種電子機器に利用する定電圧電源回路に関
する。

従来の技術 第２図は、従来の定電圧電源回路を示す。

第２図右方において、ＤＩ　　は、電源瞬断時に負荷Ｒ
に対する動作電圧ｖＣＣを保証するためにアノードが電
源電圧ｖｉｎに接続され、アノードが負荷Ｒ側に接続さ
れたダイオード、ＣＯは、一端がダイオードＤ＋のアノ
ードに接続され、他端が接地されたコンデンサである。

また、ＱＩは、エミッタがダイオードＤＩのアノードに
接続され、コレクタが負荷Ｒの一端に接続され、ベース
がＰＭＰ型のトランジスタＱ２のエミッタに接続された
ＰＭＰ型トランジスタ、Ｒｓは、一端がダイオードＤ１
のアノードに接続され、他端がトランジスタＱ、のベー
スに接続された抵抗である。

第２図左方において、Ｃは、電源瞬断時に動作電圧ｖＣ
Ｃを保証するために負荷Ｒの両端に接続されたコンデン
サ、ｌは、基準電圧を発生してトランジスタＱ＋のエミ
ッタと差動増幅器２の子端子に出力する基準電圧発生器
、Ｒ■、Ｒ２は、負荷Ｒに対する電圧Ｖｅｅを分圧して
差動増幅器の一端子に出力する抵抗である。

Ｒｓは、差動増幅器２の出力端子とトランジスタＱａの
ベースの間に接続された抵抗、Ｑｌ　は、コレクタがト
ランジスタＱ２のベースに接続され、エミッタがトラン
ジスタＱ２のコレクタに接続すれたＮＰＮ型のトランジ
スタ、Ｒ４は、トランジスタＱ！のエミッタ、ベース間
に接続された抵抗、Ｒｓは、一端がトランジスタＱ２の
コレクタ及びトランジスタＱ１のエミッタに接続され、
他端が接地された抵抗である。

上記構成において、定常状態では負荷Ｒに対する電圧Ｖ
ＣＣは、電源電圧ｖｉｎに対して一定であり、したがっ
て、この定電圧電源回路が搭載された電子機器は正常に
動作する。

他方、電源電圧ｖｉｎが瞬時に接地側に短絡した場合に
は、トランジスタＱ１の逆トランジスタ効果によりコレ
クタからエミッタに電流が流れるために、電圧Ｖｃｃは
、式 ％式％ （但し、Ｒｔ＝Ｒ／／ｒであって、ｒは、トランジスタ
Ｑ＋のコレクタからベース、エミッタ間に対するインピ
ーダンス）によシ減少する。

したがって、従来の定電圧電源回路では、電子機器に対
する動作保証電圧と瞬時保証時間を勘案してコンデンサ
Ｃの容量を決定している。

発明が解決しようとする問題点 しかしながら、上記従来の定電圧電源回路では、ダイオ
ードＤ＋が電源電圧Ｖｉｎに対して直列に接続されてい
るために、ダイオードＤ１により電圧降下（約０．６Ｖ
）が発生し、負荷Ｒに対する必要な電圧ｖＣＣを得るた
めには、電源電圧Ｖ　ｉ　ｎをこの電圧降下分だけ高く
設定しなければならないという問題点がある。

また、ダイオードＤＩを除去すると上記問題点は解決す
ることができるが、負荷Ｒに対する安定した電圧ＶＣＣ
を得るためには、容量の大きなコンデンサＣを選択しな
ければなら會いという問題点がある。

本発明は上記問題点に鑑み、電源瞬断時に動作電圧を保
証するために負荷の両端に接続されたコンデンサの容ｌ
を小さくすることができ、また、電源瞬断時に動作電圧
を保証するだめのダイオードを除去することができる定
電圧電源回路を提供することを目的とする。

問題点を解決するための手段 本発明は上記問題点を解決するために、ＰＭＰ型トラン
ジスタのエミッタとベースの間に、抵抗及び電源電圧が
接地側に短絡したときにオフになるスイッチング手段を
直列に接続したものである。

作用 本発明は上記構成により、ダイオードを除去することが
できるので、ダイオードの電圧降下分だけ電源電圧を高
く設定する必要がなくなシ、また、スイッチング手段に
より電源瞬断時のＰＭＰ型トランジスタの逆トランジス
タ現象と防止することができるので、負荷の両端に接続
されたコンデンサの容量を小さくすることができる。

実施例 以下、図面を参照して本発明の詳細な説明する。

第１図は、本発明に係る定電圧電源回路の一実施例を示
す回路図であり、第２図に示す構成部材と同一の構成部
材には同一の参照符号を付す。

第１図右方において、ＣＯは、一端が電源電圧ｖｉｎの
入力端子とトランジスタＱ＋のエミッタに接続され、他
端が接地されたコンデンサ、ＱＩは、コレクタが負荷Ｒ
の一端に接続され、ベースが抵抗Ｒｓｏの一端とＰＭＰ
型のトランジスタＱ２のエミッタに接続されたＰＭＰ型
トランジスタ、Ｒｇ。

は、他端がＰＭＰ型のトランジスタＱ４のコレクタに接
続された抵抗である。

また、Ｑ４　は、エミッタが電源電圧Ｖｉｎの入力端子
に接続され、ベースが抵抗Ｒ７の一端に接続されたトラ
ンジスタ、Ｑ６は、コレクタが抵抗Ｒ７の他端に接続さ
れ、エミッタが接地され、ベースには抵抗Ｒｓ　、Ｒｓ
により電源電圧ｖｉｎが分圧された電圧が印加されるＮ
ＰＮ型のトランジスタである。

第１図左方において、Ｃは、電源瞬断時に動作電圧ｖＣ
Ｃを保証するために負荷Ｒの両端に接続されたコンデン
サ、１は、電源電圧ｖｉｎにより基準電圧を発生してト
ランジスタＱ、のエミッタと差動増幅器２の十端子に出
力する基準電圧発生器、Ｒ１、Ｒ１は、負荷Ｒに対する
電圧ｖｃｃを分圧して差動増幅器の一端子に出力する抵
抗である。

Ｒｓは、差動増幅器２の出力端子とトランジスタＱｓの
ベースの間に接続された抵抗、Ｑｌ　は、コレクタがト
ランジスタＱ、のベースに接続され、エミッタがトラン
ジスタＱ、のコレクタに接続されたＮＰＮ型のトランジ
スタ、Ｒ４は、トランジスタＱ２のエミッタ、ベース間
に接続された抵抗、Ｒ６は、一端がトランジスタＱ！の
コレクタ及びトランジスタＱ、のエミッタに接続され、
他端が接地された抵抗である。

次に、上記構成に係る実施例の動作を説明する。

第１図において、電源電圧ｖｉｎが入力すると、抵抗Ｒ
ｓ、Ｒｓが電源電圧Ｖｉｎを分圧した電圧をトランジス
タＱ、のベースに印加するために、トランジスタＱ６は
オンになり、したがって、トランジスタＱ４がオンにな
る。

ここで、初期状態では、トランジスタＱ、のコレクタ側
の負荷Ｒに対する電圧ｖＣｃは、接地側のレベルと路間
−であり、また、基準電圧発生器１は電源電圧ｖｉｎに
よシ基準電圧を発生するために、差動増幅器２の出力は
ハイレベルでアシ、更に前述したようにトランジスタＱ
４がオンになるために、抵抗Ｒｓｅ　、　Ｒ４が導通し
てトランジスタＱｚ、Ｑｓがオンになる。

トランジスタＱ！、Ｑ、がオンになると、トランジスタ
Ｑ＋のベース電流が流れてコレクタ側の負荷Ｒに対する
電圧ｖＣＣが上昇し、抵抗Ｒ１、Ｒ１がこの電圧ｖＣＣ
を分圧して差動増幅器２の一端子に印加する。

したがって、基準電圧のレベルとこの分圧レベルが等し
くなると、負荷ＲＫ対する電圧ｖｃｃが安定し、定常状
態となる。

次に、この定常状態から電源電圧ｖｉｎが瞬時に接地側
に短絡した場合の動作を説明する。

この場合、基準電圧発生器１が発生する基準電圧は、電
源電圧ｖｉｎの電圧降下によりロウレベルとなり、差動
増幅器２の出力も同様にロウレベルとなシ、シたがって
、トランジスタＱｚ　、Ｑｓ　カオフとなる。

他方、トランジスタＱ４、Ｑｌも同様に、電源電圧Ｖｉ
ｎの電圧降下によりオフになシ、シたがって、トランジ
スタＱ１のベースから接地側に流れる電流が殆どないた
めに１コレクタ側の負荷Ｒに対する電圧Ｖｅｅのレベル
が維持される。

ここで、トランジスタＱ１のベース電圧は、コレクタ側
の電圧ｖＣＣより高いために、）ランジスタＱ１のコレ
クタ側からベース側に逆流する逆トランジスタ現象は発
生しない。

したがって、トランジスタＱ１のコレクタ側の負荷Ｒに
対する電圧ＶＣＣのレベルは、負荷Ｒとこの負荷Ｒの両
端鈍接続されたコンデンサＣにより決定される時定数に
応じて減少するのみとなり、容量の小さいコンデンサＣ
を選択することができる。

発明の詳細 な説明したように、本発明は、ＰＭＰ型トランジスタの
エミッタとベースの間に、抵抗及び電源電圧が接地側に
短絡したときにオフになるスイツチイング手段を直列に
接続したので、ダイオードを除去することができるため
に、ダイオードの電圧降下分だけ電源電圧を高く設定す
る必要がなくなシ、また、電源瞬断時のＰＭＰ型トラン
ジスタの逆トランジスタ現象を防止することができるた
めに、負荷の両端に接続されたコンデンサの容量を小さ
くすることができる。

【図面の簡単な説明】

第１図は、本発明に係る定電圧電源回路の一実施例を示
す回路図、第２図は、従来例の定電圧電源回路を示す回
路図である。 Ｑ＋　、　Ｑ４　−　Ｐ　Ｎ　Ｐ型トランジスタ、Ｑｓ
　・ＮＰＮ型トランジスタ、Ｒａａ　　・・・抵抗。

Claims (2)

【特許請求の範囲】
1. （１）エミッタが電源入力端子に接続され、コレクタが
   負荷に接続されたＰＭＰ型トランジスタのエミッタとベ
   ースの間に、抵抗及び電源電圧が接地側に短絡したとき
   にオフになるスイッチング手段を直列に接続したことを
   特徴とする定電圧電源回路。
2. （２）前記スイッチング手段は、トランジスタであるこ
   とを特徴とする特許請求の範囲第１項記載の定電圧電源
   回路。