JPH01171202A - バリスタモジュール - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ この発明は、バリスタモジュールに関し、例えばハイブ
リッドＩＣやＴ’Ｃカードなどに代表される大規模集積
回路を外来サージから保護するために用いられるバリス
タモジュールに関するものである。

［従来の技術］ ハイブリッドＩＣやＩＣカートは外部回路と接続するた
めの多数の接続端子を有している。これらは通常露出状
態であるが、取り扱いによっては接ＶＣ端子に静電気を
原因とする高電圧や他の電気回路の充電露出部との接触
などによって意図しない異常電圧がかかり内部のＩＣモ
ジュールが破壊されてしまう恐れがあった。この問題に
対処するため、従来、次のような対策が講じられていた
。

第１０図は、例えば特開昭５９−２２３５４号公報に示
された従来のＩＣカードにおける保護回路を示す回路図
である　図において、（５ａ）〜（５ｅ）は信号端子、
（２１）は接地端子、（３１）は信号線、（４１）は接
地線、（６）は抵抗素子、（７）はＩＣモジュールであ
る。

次に動作について説明する。

例えば外部から信号端子（５ａ）及び信号端子（５ｂ）
の間に静電的負荷が生じた場合、信号端子（５ａ）及び
（５ｂ）の間には信号線（３１）、接地線（４１）を介
して抵抗素子（６）がつながっているので、この合成抵
抗によって流入した静電荷が分散され、ＩＣモジュール
（７）への静電荷の局所集中を防止することができると
考えられている。

［発明が解決しようとする問題点］ 従来の保護回路は以上のように構成されてＩＣモジュー
ルを保護しているが、抵抗素子を用いた電圧分担による
保護方法では、抵抗素子の値が固定されているため、種
々の状況に対処することは困難である。例えば数千Ｖに
も達するといわれている静電気が端子間に印加された場
合、ＩＫΩ〜１０にΩ程度の抵抗素子による電圧分担だ
けではＩＣモジュールを充分保護することはできず、Ｉ
Ｃモジュールは電圧破壊を起こしてしまうという問題点
があった。さらに抵抗素子がチップ部品である場合、Ｉ
Ｃモジュールの接続端子数が多いと非常に数多くの部品
を実装しなければならず、製造工程が複雑化するという
問題点があった。また抵抗素子が抵抗塗料印刷による場
合には、抵抗値を目標とするｆ直に合せるのが困難であ
り、レーザによるカッティング工程などが必要になり、
製造工程が複雑化するという問題点もあった。

この発明は上記のような問題点を解消するためになされ
たもので、ＩＣカードやハイブリッドＩＣの接点端子間
に数１０Ｖ以上の異常電圧が印加された場合でも、ＩＣ
モジュールの破壊を未然に防ぐことができ、さらに複雑
な製造工程を要することのない保護回路としてパリスク
モジュールを提供することを目的とする。

［問題点を解決するための手段］ この発明に係るバリスタモジュールは、２個以上のバリ
スタのそれぞれ一端を共通端子に接続し、バリスタのそ
れぞれ他端を独立端子に接続したものである。

［作用］ この発明におけるバリスタは、その端子間に印加される
電圧が上昇して一定の動作電圧に達すると、急激に抵抗
が減少する非オーム性特性を有する素子である。このた
め、接点端子間に数千Ｖに達する電圧が加わったとして
も、バリスタの持つ非オーム性特性により上記端子間の
抵抗が著しく低下することによって、°端子間の電圧が
バリスタの動作電圧まで低下し、ＩＣモジュールを保護
することができる。ここで、バリスタの動作電圧を、Ｉ
Ｃモジュールが充分耐えつる電圧、通常は例えば数１０
ｖ〜数１００ＶＰ１度以下の範囲で選んでモジュール化
することにより、この発明の目的を達成させることがで
きる。

［実施例］ 以下、この発明の一実施例を図について説明する。第１
図は、この発明におけるバリスタモジュールの一実施例
を示す回路図である。図において、（＋１はバリスタモ
ジュールで、例えば６個のバリスタ（ｌａ）〜（Ｉ［）
で構成されている。（３）は共通電極、（５ａ）〜（５
ｆ）は独立端子、（２０）は共通電極（３）に接続され
る共通端子である。第２図は第１図に示すパリスクモジ
ュール（１）をＩＣカードの保護回路に適用した例を示
す回路図である０図において、（７）はＩＣモジュール
、　＋２１）は接地端子である。第３図はバリスタモジ
ュール（＋）の構成例を示す斜視図、第４図は第３図の
ＩＶ−ＩＶ線断面図である０図において、（Ｉｌｌ、　
（＋３１は結晶性の酸化亜鉛（ＺｎＯ）を主成分とする
薄膜、（１２）は結晶性又はアモルファス状態の金属酸
化物を主成分とする薄膜で、例えばＢＬＯｓ　、　Ｓｂ
！Ｏｓ　、　Ｃｒａｂｓ　、　ｕｎｉｘなどを主成分と
する薄膜、（２）は独立電極、（４）は独立１！ｆｆｉ
［２＋に接続する配線用ワイヤ、（ｌＯ）は共通端子、
（１４）は共通端子（１０）の配線用ワイヤ、（１５）
は絶縁基板である。

次に動作を第２図を用いて説明する。

今、外部から異常電圧が加わり、独立端子（５ａ）及び
独立端子（５ｂ）間で過大な電位差が生じたとする。

独立端子（５ａ）及び独立端子（５ｂ）は接地端子（２
りに接続された共通電橋（３）を介して、直列に２個接
続されたバリスタ（ｌａ）　、　（Ｉｂ）が存在するた
め、この時の端子（５ａ）、　（５ｂ）間の電位差が単
体バリスタの動作電圧の２倍以上であれば、独立端子（
５ａ）及び独立端子（５ｂ）の間でクリップ回路が形成
され、異常電圧からＩＣモジュール（７）を保護するこ
とができる。以下、この動作をさらに詳しく説明する。

バリスタは、その端子間に印加される電圧が上昇して一
定の動作電圧に達すると５急激に抵抗が減少する非オー
ム性特性を有する素子である。

このため、接点端子間に数千Ｖに達する電圧が加わった
としても、バリスタの持つ非オーム性特性により上記端
子間の抵抗が著しく低下することによって、端子間の電
圧がバリスタの動作電圧まで低下し、ＩＣモジュールを
保護することができる。

ここで、バリスタの動作電圧を、ＩＣモジュールが充分
耐えつる電圧、通常は例えば数ｌＯＶ〜数１００Ｖ程度
以下の範囲で選んでモジュール化すればよい、同様な動
作は他の端子間においても成立し、電位差が独立端子（
５ａ）〜（５［）と接地端子（２Ｉ）との間で生じた場
合は接続されるバリスタは１つであるため、上記の１／
２の電圧でクリップされる。

次に第３図、第４図を用いてバリスタモジュールの構成
の一例について説明する。共通重陽（３）の上に酸化亜
鉛を主成分とする薄膜の第１層ｆｌ＋１、金属酸化物を
主成分とする薄膜の第２層（Ｉ２）、酸化亜鉛を主成分
とする薄膜の第３層（１３）を高周波スパッタリング法
などの乾式薄膜形成手段により、各々数１０００人程度
０厚さに積層する。第３層（１３）の上に独立１礪（２
）を同様に積層し、さらに配線用ワイヤ（４）を同様に
高周波スパッタリング法や真空蒸着により形成する。こ
の後レーザ加工やエツチング加工により第１層（ＩＩ）
から上を切断し、複数のバリスタ（Ｉａｌ〜（１ｆ）を
形成する。このように、上記一実施例では金属酸化物を
主成分とする薄膜（ｉｂ）と酸化亜鉛を主成分とする薄
１１ｉ（ｌａ）、　　（ＩＣ）はサンドイッチ構造を成
しており、対称形バリスタが形成されている。このバリ
スタモジュールは一枚の絶縁基１（１５）上に形成され
ているため、保護回路としての実装が容易で、製造工程
がそれほど複雑化しない。

第５図はこの発明の他の実施例によるバリスタモジュー
ルを示す断面図である。このように基板（Ｉ５）にたい
して横方向に積層した構成にしても、上記実施例と同様
な効果を奏する。又、第６図に示すように、金属酸化物
を主成分とする第２層（Ｉ２）をバリスタで共通の層と
して構成することもできる。

また、上記実施例では対称型バリスタを用いたものを示
したが、例えば接地しないで使用するときは、必ずしも
対称型のバリスタでなくとも、第７図〜第９図に示すよ
うなバリスタモジュールを構成することもできる。第７
図は基板（１５）に共通重陽（３）を形成し、金属酸化
物を主成分とする薄膜（１２）と酸化亜鉛を主成分とす
る薄膜（＋３）を積層し、さらに独立電橋（２）を形成
したものである。

また第８図に示すものは、基板（１５）の上に横方向に
薄膜を形成した実施例、第９図は酸化亜鉛を主成分とす
る薄膜（１３）を、金属酸化物を主成分とする薄１ｆｉ
　（１２＋のなかに形成したものである。このように、
構成は色々考えられるが、バリスタをモジュール化して
保護回路とすれば、異常電圧の値に関係なく、信顛性の
高い保護回路を構成できる。

［発明の効果］ 以上のように、この発明によれば、２個以上のバリスタ
のそれぞれ一端を共通端子に接続し、上記バリスタのそ
れぞれ他端を独立端子に接続したことにより、ＩＣカー
ドやハイブリッドＩＣなどの大規模集積回路の接点端子
間に印加される異常電圧の値に関係なく、安定して動作
する保護回路が得られ、さらに複雑な製造工程を要する
ことのない保護回路としてバリスタモジュールを提供で
きる効果がある。

【図面の簡単な説明】

第１図はこの発明の一実施例によるバリスタモジュール
を示す回路図、第２図はこの発明の一実施例に係るＩＣ
カードを示す回路図、第３図はこの発明の一実施例によ
るバリスタモジュールを示す斜視図、第４図は第３図の
ｒｖ　−ｒｖ線断面図、第５図〜第９図は各々この発明
の他の実施例に係る断面図、第１０図は従来のＩＣカー
ドを示す回路図である。 （Ｉａ）〜（Ｉｆ）　−−−バリスタ、（５ａ１〜（５
ｆ）　・−−独立端子、（２０）・・・共通端子。 なお、図中、同一符号は同一、又は、相当部分を示す。

Claims (3)

【特許請求の範囲】
1. （１）２個以上のバリスタのそれぞれ一端を共通端子に
   接続し、上記バリスタのそれぞれ他端を独立端子に接続
   したバリスタモジュール。
2. （２）バリスタは、金属酸化物による薄膜と、酸化亜鉛
   を主成分とする薄膜を積層したものであることを特徴と
   する特許請求の範囲第１項記載のバリスタモジュール。
3. （３）バリスタは、酸化亜鉛を主成分とする薄膜である
   第１層、第１層に積層した金属酸化物による第２層、第
   ２層に積層した酸化亜鉛を主成分とする第３層で構成さ
   れていることを特徴とする特許請求の範囲第２項記載の
   バリスタモジュール。