JPH01164048A - 半導体集積回路装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体集積回路装置に関するものであり、特
に、同一基板上において、信号配線と信号配線とが互い
に交差する交差部におけるクロストークを防止する技術
に適用して有効な技術に関するものである。

〔従来技術〕

従来の半導体集積回路装置において、半導体基板上で信
号配線が交差している所がある。そして、この信号配線
の交差部は、配線間の層間絶縁膜により分離されている
。つまり、前記配線の交差部には２層間絶縁膜を介した
容量が形成されており、配線は互いに容量結合されてい
る。なお、多層配線技術については、「最近ＬＳＩプロ
セス技術」前田和夫著、工業調査会１９８４年４月２５
日発行、に記載されている。

〔発明が解決しようとする問題点〕

本発明者は、前記交差した信号配線について検討した結
果５次の問題点を見出した。

前記のように１層間絶縁膜を介して信号配線が交差して
いると、それら信号配線の間に寄生の容量が構成され、
この寄生の容量を介して、上下２つの信号配線が結合さ
れた状態となる。このため、一方の信号配線の信号の変
化に伴って、他方の信号配線にクロストークノイズが生
じるという問題があった。特に、アナログ回路とデジタ
ル回路が混在している半導体集積回路装置では、アナロ
グ信号の中に電位振幅が数ｍＶというように非常に微弱
なものがあるため、アナログ信号配線とデジタル信号配
線の交差部で、アナログ信号がデジタル信号の変化時に
クロストークノイズの影響を受けると、アナログ回路の
精度が悪化するという問題があった。

本発明の目的は、信号配線の交差部で発生するクロスト
ークノイズを低減する技術を提供することにある。

本発明の他の目的は、アナログ信号配線とデジタル信号
配線の交差部で発生するクロストークノイズを低減して
アナログ回路の精度を向上することができる技術を提供
することにある。

本発明の前記ならびにその他の目的と新規な特徴は、本
明細書の記述及び添付図面によって明らかになるであろ
う。

ｃ問題点を解決するための手段〕 本願において開示される発明のうち、代表的なものの概
要を簡単に説明すれば、下記のとおりで−ある。

すなわち、半導体基板上に設けられた第１の回路に接続
されている第１信号配線と、第２の回路に接続されてい
る第２信号配線との交差部を有する半導体集積回路装置
であって、前記第１信号配線と第２信号配線の交差部に
おけるその第１信号配線と第２信号配線の間に、定電位
の電源に接続されたシールド導電膜を介在させ、前記第
１信号配線とシールド導電膜の間及び前記第２信号配線
とシールド導電膜の間を絶縁膜で絶縁したものである。

〔作用〕

上述した手段によれば、前記シールド導電膜によって、
第１信号配線と第２信号配線の間が電気的にシールドさ
れるので、第１信号配線の信号の変化時に第２信号配線
にノイズが乗ることがなくなる。これにより、第２信号
配線が接続されている第２の回路が誤動作を起すことが
なくなり、信頼性を高めることができる。

〔発明の実施例〕

以下１本発明をアナログ回路とデジタル回路が混在する
半導体集積回路に適用した一実施例を図面を用いて説明
する。

第１図は、本発明の一実施例の半導体集積°回路装置の
アナログ信号配線とデジタル信号配線の交差部分の平面
図。

第２図は、第１図のＡ−Ａ切断線における断面図。

第３図は、第１図のＢ−Ｂ切断線における断面図である
。

なお、第１図は、基板上の配線のパターンを見易くする
ため、フィールド絶縁膜以外の絶縁膜を図示していない
。

第１図乃至第３図において、１はＰ−型単結晶シリコン
からなる基板、２はフィールド絶縁膜、３はＰ型チャネ
ルストッパ、４はＮ−型ウェル領域である。基板１には
、例えばアナログ−デジタル変換（Ａ／Ｄ変換）回路が
構成されており、このためアナログ回路とデジタル回路
が混在している。

５はデジタル回路に接続されて、デジタル信号を伝送す
るデジタル信号配線であり、フィールド絶縁膜２の上を
延在している。デジタル信号配線５は、後述するＰチャ
ネルＭＩＳＦＥＴＱＰ及びＮチャネルＭＩＳＦ’ＥＴＱ
ｎのゲート電極と一体に形成されており１例えば多結晶
シリコン膜の上にタングステンシリサイド膜を積層して
構成した２層膜からなっている。デジタル信号配線５に
よって伝達されるデジタル信号は１例えばＯｖから５Ｖ
の間で変化する。デジタル信号配線５の上は、例えばＣ
ＶＤあるいはプラズマＣＶＤによる酸化シリコン膜から
なる第１層目の層間絶縁膜９が覆っている０層間絶縁膜
９の上には、デジタル信号配線５と重なるように、アル
ミニウムからなるシールド導電膜１１Ａが設けられてい
る。シールド導電膜１１Ａは、これと一体に形成された
配線１１を介して１回路の接地電位Ｖｓｓ例えばＯｖを
常時印加して固定電位にしている。シールド導電膜１１
Ａの上には１例えばＣＶＤあるいはプラズマＣＶＤによ
る酸化シリコン膜の上にリンシリケートガラス（Ｐ　Ｓ
　Ｇ）膜を積層して構成した第２層目の層間絶縁膜１５
が設けられている。この層間絶縁膜１５の上を、前記シ
ールド導電膜１１Ａに重なり、またデジタル信号配線５
と交差して、アルミニウム膜からなるアナログ信号配線
１６が延在している。アナログ信号配線１６は、基板１
上のアナログ回路に接続している。アナログ信号配１１
！１６の上は１例えばプラズマＣＶＤによる酸化シリコ
ン膜の上に窒化シリコン膜を積層して構成した最終保護
膜１７が覆っている。

ここで、アナログ−デジタル変換器の分解能が１０ビツ
トであり、半導体集積回路装置の電源の電位が、５Ｖと
すると、アナログ信号配線１６を伝播するアナログ信号
の最小電位幅ΔＶは、ΔＶ＝５Ｖ／１０２４４５ｍＶ’
ｔ”ある。

すなわち、アナログ信号配線１６には、約５ｍＶの非常
に微弱な信号が流れることがある。しかし、第１図及び
第３図に示したように、デジタル信号配線５とアナログ
信号配線１６の間は、シールド導電膜１１Ａによってシ
ールドされているため、デジタル信号配線５のデジタル
信号によって、アナログ信号配線１６にクロストークノ
イズが生じることがない、なお、シールド導電膜１１Ａ
によるシールド効果を確実なものとするため、シールド
導電膜１１Ａはデジタル信号配線５及びアナログ信号配
線１６の配線幅より広くされている。

前記デジタル信号配線５は、フィールド絶縁膜２の上を
延在して、ＰチャネルＭＩ　５ＦＥＴＱｐ及びＮチャネ
ルＭＩＳＦＥＴＱｎのゲート電極５と艦っている。Ｐチ
ャネルＭＩＳＦＥＴＱＰは、Ｎ−ウェル領域４に構成さ
れており、ゲート電極５゜酸化シリコン膜からなるゲー
ト絶縁膜６．Ｐ４型ソース、ドレイン８とからなってい
る。ＮチャネルＭＩＳＦＥＴＱｎは、ゲート電極５．ゲ
ート絶縁膜６、Ｎ゛型ソース、ドレイン７とからなって
いる。

１２はＰチャネルＭＩＳＦＥＴＱｐ及びＮチャネルＭＩ
ＳＦＥＴＱｎからなるインバータの出力端子であり、ア
ルミニウム膜からなっている。１３は電位ｖｃｃ例えば
５ｖを給電する配線であり、アルミニウム膜からなって
いる。配線１３はＮ−型ウェル４に接続孔１０を通して
接続している。Ｎ−型ウェル４の配線１３が接続してい
る表面には、Ｎ゛型半導体領域１４が形成しである。

以上説明したように１本実施例によれば、デジタル信号
配線５とアナログ信号配線１６の間に定電位に接続した
シールド導電膜１１Ａを介在させ、かつデジタル信号配
線５とシールド導電膜１１Ａの間を層間絶縁膜９で絶縁
し、またシールド導電膜１１Ａとアナログ信号配線１６
の間を層間絶縁膜１５で絶縁したことにより、デジタル
信号配線５とアナログ信号配８１６の間がシールドされ
るので、アナログ信号配線とデジタル信号配線の交差部
で発生するクロストークノイズを低減してアナログ回路
の精度を向上することができる また。シールド導電膜１１Ａをデジタル信号配線５及び
アナログ信号配線１６の配線幅より広くしたことにより
、シールド導電膜１１Ａによるデジタル信号配ｍ５とア
ナログ信号配線１６の間のシールド効果を確実なものに
することができる。

以上１本発明を実施例にもとづき具体的に説明したが、
本発明は、前記実施例に限定されるものではなく、その
要旨を逸脱しない範囲において種々変更可能であること
は言うまでもない。

例えば、アナログ−デジタル変換器を有する半導体集積
回路装置について説明したが、それに限定されたもので
はなく、あらゆる種類の半導体集回路装置に広く利用可
能である。すなわち、本発明は１層間絶縁膜を介して交
差するデジタル信号配線同志の間のクロストークノイズ
を低減する上でも有効であり、また層間絶縁膜を介して
交差するアナログ信号配線同志の間のクロストークノイ
ズを低減する上でも有効である。

〔発明の効果〕

本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば、下記のとおりであ
る。

半導体基板上に設けられた第１の回路に接続されている
第１信号配線と、第２の回路に接続されている第２信号
配線との交差部を有する半導体集積回路装置において、
前記第１信号配線と第２信号配線の交差部のその第１信
号配線と第２信号配線の間に、定電位の電源に接続され
たシールド導電膜を介在させ、前記第１信号配線とシー
ルド導電膜の間及び前記第２信号配線とシールド導電膜
の間を絶縁膜で絶縁したことにより、前記交差する信号
配線の間が電気的にシールドされるので、その交差部で
のクロストークノイズを低減することができる。これに
より、半導体集積回路装置の回路動作の信頼性を高める
ことができる。

【図面の簡単な説明】

第１図は、本発明の一実施例の半導体集積回路装置のア
ナログ信号配線とデジタル信号配線の交差部分の平面図
。 第２図は、第１図のＡ−Ａ切断線における断面図。 第３図は、第１図のＢ−Ｂ切断線における断面図である
。 図中、１・・・基板、２・・・フィールド絶縁膜、３・
・・チャネルストッパ、５・・・デジタル信号配線、９
゜１５、１７・・・絶縁膜、ＩＩＡ・・・シールド導電
膜、１６・・・アナログ信号配線。

Claims (1)

1. 【特許請求の範囲】 １、半導体基板上に設けられた第１の回路に接続されて
   いる第１信号配線と、第２の回路に接続されている第２
   信号配線との交差部を有する半導体集積回路装置であっ
   て、前記第１信号配線と第２信号配線の交差部における
   その第１信号配線と第２信号配線の間に、定電位の電源
   に接続されたシールド導電膜を介在させ、前記第１信号
   配線とシールド導電膜の間及び前記第２信号配線とシー
   ルド導電膜の間を絶縁膜で絶縁したことを特徴とする半
   導体集積回路装置。 ２、前記第１の回路はアナログ回路、第１信号配線はア
   ナログ信号配線、第２の回路はデジタル回路、第２信号
   配線はデジタル信号配線であることを特徴とする特許請
   求の範囲第１項記載の半導体集積回路装置。 ３、前記シールド導電膜は、前記アナログ信号配線及び
   デジタル信号配線の配線幅より幅広く形成してあること
   を特徴とする特許請求の範囲第１項記載の半導体集積回
   路装置。