JPS6151847A - 半導体装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔技術分野〕 本発明は多層配線シールド構造を有する半導体装置に関
する。

〔背景技術〕

ＩＣやＬＳＩ等において、１チツプあたシの素子数が増
大するに伴い、素子間を接続するアルミニウム配線は在
来のような単Ｎ構造ではレイアウトが回部となり、２層
以上の多層構造とする−ことが要請されている。この２
層以上の配線層間にはシリコン酸化物を主体とする無機
絶縁膜又は表面の平坦性を確保できる高耐熱性のポリイ
ミド系樹脂などの有機性絶縁膜が介挿されている（ｆｉ
−公昭５７−３６７５９　　公報）。

このような有機性絶縁Ｍを配線層間に使った場合に平坦
化された絶縁膜の一部は下層の配線の上できわめて薄い
膜にな）やすく、これが誘電体となって上下の配線間で
クロストークによるノイズや発振を生じることがわかっ
た。特に高周波ＩＪニアＩＣでは上記ノイズ発振が装置
の誤動作をまねき、２層配線の形成がむずかしくチップ
面積の縮少をさまたげていることが発明者によシあきら
かとされた。

〔発明の目的〕

本発明は上記問題を解決したものであ）、その目的は配
線間クローストークによるノイズ等の発生を少なくした
多層配線シールド構造を有する半導体装置の提供にある
。

本発明の前記ならびにその他の目的と新規な特徴は本明
細書の記述および添付図面よシあきらかになるであろう
。

〔発明の概要〕

本願において開示される発明のうち代表的なものの概要
を簡Ｉ■ｔに説明すれば下記の通りである。

すなわち、半導体基体上に少なくとも３層の導電体膜か
らなる配線層とこれら配線層間の絶縁膜とが交互に積層
された多層構造を有する半導体装置であって、上記多層
配線のうち、第２層（中層）の配線層を第１７＃（下層
）の配線層及び第３層（上層）の配線層とによって、上
下左右よシ挾むことによりシールド構造として外部のノ
イズの影響をなくしたものである。

〔実施例１〕 第１図及び第２図は本発明の一実施例を示すものであっ
て、第１図は３層配線の一部をシールド配線に利用した
半導体装置の配線部分の縦断面図、第２図は第１図のＡ
−Ａ’部分で切断した横断面図である。

１はＰ−型シリコン基板、２はエピタキシャルｎ　型層
、３はアイソレージフンＰ型層、４は表面酸化半導体（
ＳｉＯｘ）膜である。５は８１層アルミニウム膜、６は
第２ノーアルミニウム配線、７は第３層アルミニウム膜
、８は第１層間絶縁膜、９は第２層間絶縁膜、１０は保
護用絶縁膜である。

中層の第２層アルミニウム配線６は下層の第１層アルミ
ニウム膜５と上層のＭ３層アルミニウム膜７とによって
その上下から挾まれるように形成されるとともに、第１
層アルミニウム膜５と第３層アルミニウムＭ７の両側部
分は第２図に示すように第２／ｉｉ３アルミニウム配線
６の左右を包むように第２層アルミニウム膜の一部６ａ
、６ｂを使用して上下で接続されている。これによシ、
第２層アルミニウム配線は絶縁膜８，９を介してアルミ
ニウムｇ！５．６ａ、６ｂ、７からなる横長の筒状体に
より包囲され、しかもこのアルミニウム膜の筒はアイソ
レーションＰ型Ｋｆｉ３に接続されて接地電位としであ
ることにより、シールド配線構造となっている。このシ
ールドされた第２層アルミニウム配線６は第１図に示す
ように、その一端は一つの能動素子１１（たとえばトラ
ンジスタ）の電極に接続され、他端は他の能動素子１２
の電極に接続される。（第１０図参照） 第３図乃至第８図は本発明の一実施例を示すものであっ
て、３層配線を利用したシールド配線の製造プロセスを
各工程における横断面図で示すものである。以下各工程
にしたがって説明する。

（１）第３図に示すように基板２の表面酸化膜４の一部
を除去し、アルミニウム蒸着、ホトエッチ等の第１層の
アルミニウム配ａを形成する工程を利用して第１層アル
ミニウム膜５を形成する。

（２）第１図に示すように、第１層間絶縁膜８としてＰ
　Ｓ　Ｇ　（ＩＪン・シリケートガラス）等の無機膜を
ＣＶＤ（気相化学堆積）法等によシブポジットし、ある
いけフェス塗布によりポリイミド系膜等の有機膜を形成
し、スルーホールエッチを行って第１層アルミニウム膜
５の左右部を露出する。

（３）第２層アルミニウム配線６を第５図に示すように
形成し、同じ工程で第１石アルミニウム膜５の左右部に
接続するアルミニウム側Ｑ膜６　ａ、　６　ｂを形成す
る。

（４）第６図に示すようにポリイミド膜等によシ第２層
アルミニウム配線６を埋めるように第２層間絶縁膜９を
形成し、スルーホールエッチを行ってアルミニウム側縁
膜６ａ、６ｂ’ｔｌＫ出する。

（５）第７図に示すように、第３ＪＶＪアルミニウム膜
７を形成し、アルミニウム側縁膜６ａ、６ｂに接続させ
ることによって第２層アルミニウム配線６を絶縁膜８，
９を介して完全に包囲する。なお、第３層アルミニウム
膜７は第９図に示すように第２層のアルミニウム側縁膜
（６ａ、６ｂ）を介在させることなく、第１層アルミニ
ウム膜５に直接接続することによって筒状体を形成して
もよい。

（６）全面にポリイミドフェスを塗布し、ベークするこ
とにより第８図に示すように最終係数腓１０を形成する
。なお、図示されないがチップ周辺でスルーホールエッ
チを竹い、二層または三層に形成したアルミニウム配線
の端子部を露出してこれをポンディングパッドとして利
用することができる。

第９図は、本発明の他の変形例を示し、第２アルミニウ
ム層６を第３アルミニウム層７だけで囲んだものでちる
。

第１０図は本発明による３暦配線構造を利用したシール
ド配線の形態を示す斜面図、第１１図はかかるシールド
配線を有する半導体集積回路装置をモデル化した一部断
面図で示すものである。

同図において、ＩはＰｎ接合ダイオード素子領域、Ｈは
シールド配線（断面）、■はｎｐｎ　　）ランジスタ素
子領域である。ダイオード素子やトランジスタ素子の各
電極となる第１層配線を利用してシールド配線の下層の
膜５が形成され、これら素子の１１工極を取９出す太め
の第２層及び第３層配線を利用してシールド配線の中Ｎ
（配線）６及び上層の膜７が形成されている。

〔効果〕

以上実施例１で述べた本発明によれば下記のように効果
が得られる。

（１）第２層アルミニウム配線は上下及び左右を第１層
乃至第３層のアルミニウム膜で囲まれ、このアルミニウ
ム膜はアイソレージ冒ンＰ型層を通じて接地電位に保持
しであることにより第２層アルミニウム配線は完全にシ
ールドされた状態にな９、外部のノイズ等の影響を受け
にくくなり、ＩＣブロック間のクロストークが低減でき
る。これにより微小信号、大振幅信号を処理するシステ
ムのＩＣ化が実現できる。

（２）　　シールドのだめの上下層アルミニウム膜は他
の領域での多層配線形成のためのアルミニウムを利用す
るものであるから在来のプロセスをそのまま適用できる
。

〔実施例２〕 第１２図は本発明の他の実施例を示すものであって、多
層配線の一部をシールド配線に利用した半導体装置の配
線部分の斜面断面図である。

同図の半導体装置は第１図、第２図で示した実施例の一
部を変えたもので、第２図における第２層アルミニウム
側縁＃６ａ＋６ｂをなくしたもので、このため第２層ア
ルミニウム配線６の左右はアルミニウムによシ囲まれる
ことなく上下のみが第１層アルミニウム膜５と第３層ア
ルミニウム膜によシ挾まれている。なお、同図で第２図
と共通する部分には同じ指示番号が与えである。

第１２図で示した実施例は、第１層アルミニウム膜に代
えて導電性のポリシリコン膜を用いている例でいずれの
場合も、第１ＷＩアルミニウム（ポリシリコン）膜と第
３層アルミニウム膜とは第２層アルミニウム配線をシー
ルドできるように横幅を十分に広くとることが必要であ
る。

このような実施例においては、信号ラインである第２層
アルミニウム配線６をアイソレーションＰ壓層３を通じ
て接地電位で固定したポリシリコン層（５）と第３層ア
ルミニウム膜７とで囲むことによシ−ルド配線を可能に
する。

第１３図はその応用例でろって、バイポーラトランジス
タとコンプリメンタリＭＯ３（以下Ｂｉ−ＣＭＳＯ■Ｃ
と略す）において、ポリシリコン層（１８）と２Ｊωの
アルミニウム配線（６，７）を用いてシールド配線を形
成した場合をモデル化した断面図である。

同図において、■はｎチャネルＭＯＳ　Ｆ　Ｅ　Ｔ集子
領域、■はチャネルＭＯ３ＦＥＴ素子領域、■は多層配
線シールド構造、■はバイポーラｎ　ｌ）　ｎトランジ
スタ素子領域を示す。

１３はアイソプレーナ酸化膜、１４はＰ型ウェル、１５
はｎ　壓ソース・ドレイン、１６はＰ＋壓ソース・ドレ
イン、１７は絶縁ポリシリコンゲートである。多層配線
シールド構造Ｈにおいて、下層の記法１８はポリシリコ
ンゲート１７と同時に形成される。

同図において、第１０図、第」１図に示した構成部と共
通する部分は同一指示記号を与えである。

〔効果〕

以上実施例２で述べた本発明によれば２層のアルミニウ
ム配線とポリシリコン層とによｊ＋シールド配＃を形成
することができ、実施例１で述べた場合と同様の効果が
得られる。

ポリシリコン層はバイポーラＣ＆１０ＳＩＣＫおけるポ
リシリコンゲート形成プロセスをその１−１゜利用する
ことができる。

以上本発明者によってなされた発明を実施例にもとづき
具体的に説明したが、本発明は上記実施例に限定される
ものではなく、その要旨を逸脱しない範囲で種々変更可
能であることはいう′までもない。

〔利用分野〕

本発明はＩＣ，ＬＳＩ全般に適用でき、又、バイポーラ
ＣＭＯ３ＩＣに応用することができる。

本？Ｊｌ−明は電気信号のクロストークをさけるオーデ
ィオ機器テレビジョン回路、ＶＴＲ回路に応用して有効
である。

【図面の簡単な説明】

第１図及び第２図は本発明の一実施例を示し、第１図は
半導体装置における多層配線シールド構造の縦断面図、 第２図は第１図におけるＡ　−Ａ　　視横断面図である
り 第３図乃至ｇ８図は第１図で示した多層配線シールド構
造、の製造プロセスを示す工程断面図である。 第９図は本発明の他の実施例を示す断面図である。 ′Ｗ、ｉｏ図は本発明による多層配線シールド構造を有
する半導体装置を表面方向より視た正面断面斜視図であ
る。 第１１図は本発明の応用実施例を示すモデル化したリニ
アＩＣの断面図である。 第１２図は本発明の他の一実施例を示す斜面断面図であ
る。 第１３図は本発明の他の応用実施例を示すバイポーラＣ
ＭＯ３ＩＣをモデル化した断面図である。 １・・・Ｐ−塁シリコン基板、２・・・エピタキシャル
ｎ型層、３・・・アイソレーシゴンＰ凰層、４・・・表
面５ｉ０２膜、５・・・第１層アルミニウム膜又はポリ
シリコン層（配線）、６・・・第２層アルミニウム配線
、７・・・第３層アルミニウム膜（配線）、訃・・第１
層間絶縁膜、９・・・第２層間絶縁膜、１０・・・採掘
用絶縁膜、１１．１２・・・素子領域、１７．１８・・
・ポリ代理人　弁理士　　高　橋　明　夫　史上ノ第　
　　１　　図 二Ａ’ 第　　２　　図 第　　３　　図 第　　　４　　図 第５翻 第　　６　　図 第　　８　　図 第　　９　　図 ｒ一つ 第１０図

Claims (1)

1. 【特許請求の範囲】 １、半導体基体上に少なくとも３層の導電体膜からなる
   配線層とこれら配線層間の絶縁膜とが交互に積層された
   多層配線構造を有する半導体装置であって、上記多層配
   線のうち、第２層（中層）の配線は第１層（下層）及び
   第３層（上層）の配線層によって上下左右より挾まれる
   ことによりシールド構造としたことを特徴とする半導体
   装置。 ２、上記第１層の配線層は導体ポリシリコンからなり、
   上記第２層及び第３層の配線層はアルミニウム等の金属
   よりなる特許請求の範囲第１項に記載の半導体装置。 ３、半導体基体上に少なくとも３層の導電体膜からなる
   配線層とこれら配線層間の絶縁膜とが交互に積層された
   多層配線構造を有する半導体装置であって、上記多層配
   線のうち、第１層（下層）及び第３層（上層）の配線の
   一部は第２層（中層）の配線一部を上下で挾むように形
   成され、第２層の配線の他の一部は上記第２の配線の一
   部を左右で囲むようにして上記第１層及び第３層の配線
   に接続されることによってシールド構造としたことを特
   徴とする半導体装置。 ４、上記第１層乃至第３層の配線層はアルミニウムを主
   成分とすることを特徴とする特許請求の範囲第３項に記
   載の半導体装置。