JPH01162958A - データ転送制御方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［ＩＲ要］ 外部記憶装置としての半導体メモリに書込データを転送
して特定の記゛圓領域単位で書込むデータ転送制御方式
に関し、 書込動作中にデータ転送を中断できないような障害が発
生してもデータ破壊領域を最小限に抑えることを目的と
し、 転送データの書込み動作中に、指定記憶領域に対応して
設定された書込アドレス範囲と実際の書込アドレスとを
比較し、書込アドレス範囲にあるときはライト許可信号
を発生し、」込アドレス範囲を外れたときにはライト禁
止信号を発生する。

［産業上の利用分野］ 本発明は、外部記憶装置としての半導体メモリに書込デ
ータを転送して特定の記憶領域単位でよ込むようにした
データ転送制御方式に関する。

近年、ＣＰＵの処理速度の向上に伴ない外部記憶装置の
高速化が要求され、そのため外部記憶装置として半導体
メモリを使用した半導体ディスクやデスクキャッシュ等
の高速外部記憶装置が数多く使用されるようになってい
る。

［従来の技術］ 従来、半導体メモリを高速外部記憶装置に使用したシス
テムにあっては、半導体メモリの記憶領域を例えばディ
スク装置の１トラツク容最に応じた複数の記憶領域に分
割し、１回の山込み動作で特定の記憶領域を指定して上
位装置あるいはディスク装置等から転送されデータを記
憶領域単位で書込むようにしている。

［発明が解決しようと覆る問題点］ しかしながら、このような従来の半導体メモリを一定の
記憶領域単位に分割して転送データを書込むデータ転送
制御方式におっては、データ書込中にデータ転送を中断
できないような障害が発生した場合、障害発生箇所以降
の連続づ゛る記憶領域のデータを破壊してしまう恐れが
あった。

これに対し従来のディスク装置にあっては、１トラック
単位で転送データの書込みを行なっており、データ書込
み中にデータ転送を中断できないような障害が起きても
、１トラック分の書込終了で物理的な先頭位置を示すイ
ンデックスマークが検出されるため、このインデックス
マークの検出に基いてデータ転送を中断すれば良く、次
に続く残りトラックのデータを障害発生で破壊してしま
うことはない。

しかし、半導体メモリにあっては、磁気ディスクのイン
デックスマークのような位置検出手段をもたないため、
障害発生により連続した領域を破壊してしまう問題があ
った。

本発明は、このような従来の問題点に鑑みてなされたも
ので、」込動作中にデータ転送を中断できないような障
害が発生してもデータ破壊領域を最小限に抑えることの
できるデータ転送制御方式を提供することを目的とする
。

［問題点を解決するための手段］ 第１図は本発明の原理説明図である。

第１図において、本発明のデータ転送制御方式は、外部
記憶装置として半導体メモリ１０を有し、上位装置から
のアクセス要求により半導体メモリ１０の中の特定の記
憶領域１２を指定して転送データを書込むシステムを対
象とする。

本発明にあっては、転送データの書込み中に、半導体メ
モリ１０の指定記憶領域１２に対応した書込アドレス範
囲Ａ〜Ｂと実際の溜込アドレスＣとを比較し、」込アド
レスＣが↓込アドレス範囲Ａ−Ｂ内にあるときにライト
許可信号をを発生し、書込アドレス範囲Ａ−Ｂを外れた
ときにライト禁止信号を発生する。

書込アドレス範囲の設定は、指定記憶領域１２の先頭ア
ドレスＡを第２レジスタ１４に格納すると共に次に続く
記憶領域１２−１の先頭アドレスＢを第２レジスタ１６
に格納することで行なわれ、第１及び第２レジスタ１４
．１６の格納値Ａ、　Ｂを比較部１８．２０で実際の書
込アドレスＣと比較し、ＡＮＤゲート２２によりＣ≧Ａ
で且つＣくＢのときの比較出力からライト許可信号を発
生し、それ以外でライｌ−禁止信号を発生する。

［作用コ 転送データの書込みに先立って半導体メモリの指定記憶
領域に対応した書込アドレス範囲が設定され、この書込
アドレス範囲内の書込アドレスが指定されているあいだ
ライト許可信号が発生して半導体メモリのデータ書込を
許容し、書込アドレス範囲を外れた記述アドレスの指定
についてはライト禁止信号が発生して半導体メモリの書
込動作を禁止する。

そのため、転送データの書込み動作中に、データ転送を
中断できないような障害が発生しても、書込アドレスが
設定された書込アドレス範囲を外れると半導体メモリの
書込動作が強制的に禁止され、障害発生によるデータの
破＠範囲は１つ記憶領域内に抑えられ、障害発生アドレ
ス以降の連続する領域のデータが破壊されてしまうこと
を未然に防ぐ。

［実施例］ 第２図は本発明の一実施例を示した実施例椙成図である
。

第２図において、１０は高速外部記憶装置としての半導
体メモリであり、インタフェース制御回路２４を通じて
上位装置からの入出力命令（ライト又はリードアクセス
命令）を受けて、マイクロプロセッサ２５によるマイク
ロプログラムの制御に基づいてデータ２込又は続出処理
を受ける。尚、マイクロプログラム制御のためのマイク
ロプログラムコードはコントロールストレージ３０に格
納されている。

半導体メモリ１０とインタフェース制御回路２４の間に
はデータ転送制御回路２６が設けられ、また半導体メモ
リ１０とマイクロプロセッサ２５の間にはメモリアドレ
スを指定するアドレスレジスタ２８が設けられる。

データ転送制御回路２６は上位装置からマイクロプロセ
ッサ２５に書込要求が行なわれた後にインタフェース制
御回路２４を通じて上位装置から転送されるデータを半
導体メモリ１０に書込む。

このときアドレスレジスタ２８にはマイクロプロセッサ
２５より特定の記憶領域の先頭アドレスがセットされて
おり、１アドレス単位のデータ書込を終了する毎にアド
レスレジスタ２Ｂがカウントアツプされて順次メモリア
ドレスを指定するようになる。

ここで半導体メモリ１０の記憶領域は、例えば磁気ディ
スクの１トラツク容最に相当する複数の記憶領域に分割
されており、上位装置からの書込要求は半導体メモリ１
０の分割された特定の記憶領域を指定して行なわれる。

従って、アドレスレジスタ２８には指定された記憶領域
の先頭アドレスが初期アドレスとしてセットされること
になる。

このようなシステム構成に加えて本発明にあっては、マ
イクロプロセッサ２５で指定される半導体メモリ１０の
特定の記憶領域、例えば記憶領域１２の先頭アドレスＡ
を格納する第ルジスタ１４と、指定記憶領域１２に続く
次の記憶領域１２−１の先頭アドレスＢを格納する第２
レジスタ１６が設けられる。第ルジスタ１４の出力は比
較器１８ａに与えられ、また第２レジスタ１６の出力は
比較器２０ａに与えられており、比較器１８ａ、２０ａ
の他方の入力にはアドレスレジスタ２８の出力が与えら
れている。

ここで比較器１８ａの第ルジスタ１４の出力をＡ、アド
レスレジスタ２８からの実際のアドレ　。

スをＣとすると、Ａ≦Ｃのとき比較器１８ａの出力はト
ｌレベルとなり、それ以外でトルベルとなる。

また、比較器２０ａに対する第２レジスタ１６の出力を
Ｂとすると、Ｃ＜８のとき比較器２０ａの出力がトルベ
ルとなり、それ以外でトルベルとなる。

比較器１８ａ、２０ａの出力はＡＮＤゲート２２に入力
され、２つの比較出力の論理積をもって半導体メモリ１
０に対するライト許可信号を発生する。即ち、比較器１
８ａ、２０ａの出力がトルベルとなる実際のＳ込アドレ
スＣが第ルジスタ１４と第２レジスタ１６に格納するこ
とにより設定した書込アドレス範囲Ａ−Ｂ内にあるとき
ＡＮＤゲート２２の出力は１ルベルとなってライト許可
信号を半導体メモリ１０に出力し、半導体メモリ１０に
対するデータ書込を許容する。一方、比較器１８ａ、２
０ａの比較出力のいずれか一方または両方が［、レベル
となるとき、即ら第１及び第２レジスタ１４．１６の格
納値で設定されたＸ込アドレス範囲Ａ−Ｂを実際の書込
アドレスＣが外れたときにはＡＮＤゲート１１の出力は
トルベルとなってライト許可信号の出力が断たれ、その
結果としてライト禁止信号を出力したことに相当し、こ
れによって半導体メモリ１０の書込動作を禁止するよう
になる。

更に、ライト許可信号を発生するＡＮＤゲート２２の出
力はインバータ３２で反転されてエラー検出回路３４に
入力され、ＡＮＤゲート２２からのトルベルとなるライ
ト許可信号が断たれたとき、即らＡＮＤゲート２２の出
力がトルベルとなってライト禁止信号の出力状態となっ
たことをインバータ３２の反転出力からエラー検出回路
３４で検出し、データ転送制御回路２６に対し転送異常
終了を行なわせるためのエラー検出信号を出力するよう
に構成している。

次に、第２図の実施例の動作を説明する。

今、第３図に示すように上位装置からトラックＮに相当
する半導体メモリ１０の記憶領域１２にレコードＲ３を
書込むライト命令が発行されたとする。この上位装置か
らのライト命令を受けてマイクロプロセッサ２５はマイ
クロプログラムの制御に基づき指定トラックＮに対応す
る記憶領域１２の先頭アドレスＡと次に続くトラックに
相当する記憶領域の先頭アドレスＢを求め、それぞれの
アドレス値を第ルジスタ１４及び第２レジスタ１６にセ
ラｉ・する。即ち、第ルジスタ１４にはライト命令に対
応するトラックＮの指定領域１２の先頭アドレスＡがセ
ットされ、また第２レジスタ１６には次のトラックＮ＋
１に対応する記憶領域１２−１の先頭アドレスＢがセッ
トされる。

続いて、マイクロプロセッサ２５はトラックＮに含まれ
るライ１一対象となるレコードＲ３の先頭アドレスを求
めてアドレスレジスタ２８にセットし、以上のアドレス
セットを終了するとデータ転送制御回路２６に対し」込
データのデータ転送開始を指示する。

データ転送制御回路２５はインタフェース制御回路２４
を経由して上位装置から１アドレス分に相当する転送デ
ータを受けとって半導体メモリ１Ｏにま込み、この書込
終了後にアドレスレジスタ２８を＋１だけカウントアツ
プする。

このときのアドレスレジスタ２８のアドレス値Ｃは比較
器１８ａ、２０ａにおいて第ルジスタ１４及び第２レジ
スタ１６の格納値Ａ、Ｂと比較され、設定された書込ア
ドレス範囲Ａ−Ｂ内にあるかどうかチエツクされており
、範囲内におるときにはＡＮＤゲート２２の出力がトル
ベルとなってライト許可信号を発生しているため、デー
タ転送制御回路２６からのま込データは正常に半導体メ
モリ１０の指定領域１２に忠込むことができる。

このようにデータ書込のためのデータ転送制御が正常に
行なわれていれば、データ転送制御回路２６による最終
データの出逢終了の通知をマイクロプロセッサ２５が受
けてインタフェース制御回路２４を介して上位装置に書
込終了を通知すると同時にアドレスレジスタ２８、第１
及び第２のレジスタ１４．１６をリセットして一連のデ
ータ書込動作を終了する。

一方、転送データの書込動作中にデータ転送制御回路が
障害にＪ：り転送終了を検出できなかった場合には、指
定記憶領域１２のデータ書込が終了して次に続く別の記
憶領域１２−１の先頭アドレスＢがアドレスレジスタ２
８にセットされたとき、それまでトルベル出力を生じて
いた比較器２０ａの出力がトルベルに立下がる。このた
めＡＮＤゲート２２の出力がトルベルに変化してライト
ｆｆ可信号が断たれ（ライト禁止信号の発生に相当）、
データ転送制御回路２６で障害により転送終了が検知さ
れなくても半導体メモリ１０は書込禁止状態にセラ１〜
され、指定された記憶領域１２に続く次の記憶領域１２
−１以降の領域に連続したデータ書込を行なってデータ
を破壊してしまうことを確実に防止できる。

また、ＡＮＤゲート２２の出力がトルベルに反転すると
、インバータ３２の出力がトルベルとなってエラー検出
回路３４てエラー検出が行なわれ、このエラー検出出力
としてデータ転送制御回路２６に転送異常終了信号が与
えられるため、半導体メモリ１０の書込禁止と同時にデ
ータ転送制御回路２６が強制的に転送動作を終了するこ
とになる。

勿論、エラー検出回路３４の検出出力に基づく転送異常
終了はマイクロプロセッサ２５にも通知され、マイクロ
プロセッサ２５はインタフェース制御回路２４を通じて
上位装置に対しデータ転送に異常が起きたことを通知し
てオペレータ等に知らせることができる。

［発明の効果コ 以上説明しできたにうに本発明によれば、データ転送終
了が検出できないような障害が発生しても、予め設定し
た書込アドレス範囲を外れた・ことで異常を検出して半
導体メモリのｍ込みを禁止し、障害によるデータ破壊領
域を指定記憶領域内に抑えて他の記憶領域に広がること
を防止し、同時にデータ転送終了を検知できないような
障害が発生しても１つの記憶領域のデータ書込で確実に
データ転送を終了させることができる。

【図面の簡単な説明】

第１図は本発明の原理説明図； 第２図は本発明の実施例椙成図： 第３図は本発明のレコードフォーマット説明図である。 図中、 １０：半導体メモリ １２：指定記憶領域 １２−に次の記憶領域 １４：第２レジスタ １６：第２レジスタ １８．２０：比較部 １８ａ、２０ａ：比較器 ２２：ＡＮＤゲート ２４：インタフェース制御回路 ２５：マイクロプロセッサ−（ＭＰＵ）２６：データ転
送制御回路 ２８ニアドレスレジスタ ３０：コントロールストレージ（Ｃ８）３２ニインバー
タ ３４：エラー検出回路 塔４６０月の廓、４も九口月ｂ８ 第１図 イζ４ご」ハめつ〔多１クリ１１〃に図第２図

Claims (3)

【特許請求の範囲】
1. （１）外部記憶装置として半導体メモリ（１０）を有し
   、上位装置からのアクセス要求により前記半導体メモリ
   （１０）の中の特定の記憶領域（１２）を指定して転送
   データを書込むシステムであつて、転送データのデータ
   書込み中に、前記半導体メモリ（１０）の指定記憶領域
   に対応して設定された書込アドレス範囲（Ａ〜Ｂ）と実
   際の書込アドレス（Ｃ）とを比較し、書込アドレス（Ｃ
   ）が書込アドレス範囲（Ａ〜Ｂ）内にあるときにライト
   許可信号を発生し、書込アドレス範囲（Ａ〜Ｂ）を外れ
   た時にはライト禁止信号を発生するようにしたことを特
   徴とするデータ転送制御方式。
2. （２）前記半導体メモリ（１０）の書込アドレス範囲（
   Ａ〜Ｂ）を、指定記憶領域（１２）の先頭アドレス（Ａ
   ）を第１レジスタ（１４）に格納すると共に次に続く記
   憶領域（１２−１）の先頭アドレス（Ｂ）を第２レジス
   タ（１６）に格納することで設定し、データ書込み中に
   、前記第１及び第２のレジスタ（１４、１６）の格納ア
   ドレス値（Ａ、Ｂ）と書込アドレス（Ｃ）を比較部（１
   ８、２０）で比較し、比較部（１８、２０）の比較出力
   の論理積をＡＮＤゲート（２２）で取つてライト許可信
   号又はライト禁止信号を出力するようにしたことを特徴
   とするデータ転送制御方式。
3. （３）前記ライト禁止信号の出力を検知して書込データ
   の転送を異常終了させることを特徴とする特許請求の範
   囲第１項記載のデータ転送制御方式。