JPH01155417A - メモリ初期化装置 - Google Patents
メモリ初期化装置Info
- Publication number
- JPH01155417A JPH01155417A JP62313166A JP31316687A JPH01155417A JP H01155417 A JPH01155417 A JP H01155417A JP 62313166 A JP62313166 A JP 62313166A JP 31316687 A JP31316687 A JP 31316687A JP H01155417 A JPH01155417 A JP H01155417A
- Authority
- JP
- Japan
- Prior art keywords
- refresh
- memory
- setting value
- initialization
- timer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- 238000011423 initialization method Methods 0.000 description 1
Landscapes
- Static Random-Access Memory (AREA)
- Dram (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、ダイナミック・ランダム・アクセス嗜メモリ
(DRAM )等でエラー検出を行うメモリシステムに
関し、特にリセット信号入力時に行わなければならない
メモリの初期化に関する。
(DRAM )等でエラー検出を行うメモリシステムに
関し、特にリセット信号入力時に行わなければならない
メモリの初期化に関する。
従来、この種のメモリ初期化は中央処理装置(CPU
)にリセット信号が入力された場合、ソフトウェアにて
メモリの初期化を行っていた。
)にリセット信号が入力された場合、ソフトウェアにて
メモリの初期化を行っていた。
このため、上述した従来のメモリ初期化方法では、 C
PUにリセット信号が入力されたあと、ソフトウェアの
初期化ルーチンの中でメモリの初期化が行なわれること
が常であった。
PUにリセット信号が入力されたあと、ソフトウェアの
初期化ルーチンの中でメモリの初期化が行なわれること
が常であった。
しかし、このような従来の方法だと2例えば。
規模の大きなメモリシステムの場合、数秒〜数十秒の間
、ソフトウェアがメモリ初期化にかかりきりになったり
、ソフトウェアのステップ数が増大してしまうという問
題がある。また、メモリ初期化をハードウェアで実現し
た場合、その規模はたいへん大きなものになってしまう
という欠点がある。
、ソフトウェアがメモリ初期化にかかりきりになったり
、ソフトウェアのステップ数が増大してしまうという問
題がある。また、メモリ初期化をハードウェアで実現し
た場合、その規模はたいへん大きなものになってしまう
という欠点がある。
そこで9本発明の技術的課題は、上記欠点に鑑み、メモ
、りの初期化をハードウェアで実現することにより、ソ
フトウェアの負担を軽減した回路規模の小さいメモリ初
期化装置を提供することである。
、りの初期化をハードウェアで実現することにより、ソ
フトウェアの負担を軽減した回路規模の小さいメモリ初
期化装置を提供することである。
以下jζ日
〔問題点を解決するための手段〕
本発明によれば、リセット信号入力時に、初期データの
書込みを必要とするダイナミック・ランダム・アクセス
・メモリを使用しているメモリシステムに用いられ、メ
モリ初期化間隔設定値とリフレッシュ間隔設定値とをメ
モリ初期化コマンドによって切替える切替回路と、前記
設定値に合った周期のクロック信号を発生するリフレッ
シュ・タイマと、前記クロック信号により動作し前記ダ
イナミック・ランダム・アクセス・メモリにアドレス信
号を供給するりフレッシー・カウンタとを有シ、前記リ
フレッシュ・タイマ及びリフレッシ−・カウンタは、外
部のりフレッシー回路と共有することを特徴とするメモ
リ初期化回路が得られる。
書込みを必要とするダイナミック・ランダム・アクセス
・メモリを使用しているメモリシステムに用いられ、メ
モリ初期化間隔設定値とリフレッシュ間隔設定値とをメ
モリ初期化コマンドによって切替える切替回路と、前記
設定値に合った周期のクロック信号を発生するリフレッ
シュ・タイマと、前記クロック信号により動作し前記ダ
イナミック・ランダム・アクセス・メモリにアドレス信
号を供給するりフレッシー・カウンタとを有シ、前記リ
フレッシュ・タイマ及びリフレッシ−・カウンタは、外
部のりフレッシー回路と共有することを特徴とするメモ
リ初期化回路が得られる。
即ち9本発明によれば、メモリ初期化間隔とリフレッシ
ュ間隔とをメモリ初期化コマンドにより。
ュ間隔とをメモリ初期化コマンドにより。
どちらか一方を選ぶ切替回路を有し、これにより。
IJ 7 L/ッシュ制御回路のりフレッシ:L拳タイ
マ。
マ。
リフレッシュ・カウンタをメモリ初期化回路と兼用して
いる。
いる。
次に本発明の実施例について図面を参照して説明する。
第1図は1本発明の一実施例を示すブロック図である。
図において、データ入力切替回路1には、リフレッシュ
間隔設定値10とメモリ初期化間隔設定値2002種類
のデータとメモリ初期化コマンド信号30が供給されて
おり、このメモリ初期化コマンドがアクティブの場合は
、メモリ初期化間隔設定値20のデータを、また、イン
アクティブの場合はりフレッシュ間隔設定値10のデー
タをリフレッシ−・タイマ2にタイマの設定値として供
給する。リフレッシュ・タイマ2はこの設定値によシ、
それぞれの周期に応じたクロック信号をリフレッシュ・
カウンタ3に出力する。リフレッシュ令カウンタ3はこ
のクロックにより動作し。
間隔設定値10とメモリ初期化間隔設定値2002種類
のデータとメモリ初期化コマンド信号30が供給されて
おり、このメモリ初期化コマンドがアクティブの場合は
、メモリ初期化間隔設定値20のデータを、また、イン
アクティブの場合はりフレッシュ間隔設定値10のデー
タをリフレッシ−・タイマ2にタイマの設定値として供
給する。リフレッシュ・タイマ2はこの設定値によシ、
それぞれの周期に応じたクロック信号をリフレッシュ・
カウンタ3に出力する。リフレッシュ令カウンタ3はこ
のクロックにより動作し。
DRAMに対してHA・〜MA、 40なるアドレス信
号を供給する。
号を供給する。
通常のDRAMは、約15μSに1アドレスというリフ
レッシュ間隔をとっているものが多い。
レッシュ間隔をとっているものが多い。
従って、メモリ初期化コマンド30がインアクティブの
場合、リフレッシュ・タイマ2で15μ3毎にクロック
を発生するような値をリフレッシュ・タイマ2に供給し
なければならない。
場合、リフレッシュ・タイマ2で15μ3毎にクロック
を発生するような値をリフレッシュ・タイマ2に供給し
なければならない。
また、メモリ初期化の周期に上記値の15μsを適用し
たのではあまシにも間隔が長すぎるので。
たのではあまシにも間隔が長すぎるので。
DRAMアクセス間隔の最小時間(例えば数百ns)の
間隔でクロック信号を発生するような値をメモリ初期化
間隔設定値20としてリフレッシ−・タイマ2に供給し
ている。
間隔でクロック信号を発生するような値をメモリ初期化
間隔設定値20としてリフレッシ−・タイマ2に供給し
ている。
以上説明したように9本発明は、リセット信号入力時に
、初期化を必要とするDRAMを使用したメモリシステ
ムにおいて、リフレッシュ制御回路のリフレッシュ・タ
イマ、リフレッシュ・カウンタを利用して、メモリ初期
化をハードウェアで実 ・現することにより、ソフト
ウェアの負担を軽減できるのと同時に、ハードウェアの
メモリ初期化回路の回路規模を縮小できる効果がある。
、初期化を必要とするDRAMを使用したメモリシステ
ムにおいて、リフレッシュ制御回路のリフレッシュ・タ
イマ、リフレッシュ・カウンタを利用して、メモリ初期
化をハードウェアで実 ・現することにより、ソフト
ウェアの負担を軽減できるのと同時に、ハードウェアの
メモリ初期化回路の回路規模を縮小できる効果がある。
第1図は本発明に係るメモリ初期化装置の一実施例を示
すブロック図である。 1・・・データ切替回路、2・・・リフレッシェ・タイ
マ、3・・・リフレッシュeカウンタ、10・・・リフ
レノシェ間隔設定データ、20・・・メモリ初期化間隔
設定データ、30・・・メモリ初期化コマンド信号。 40・・・メモリアクセスアドレス信号。
すブロック図である。 1・・・データ切替回路、2・・・リフレッシェ・タイ
マ、3・・・リフレッシュeカウンタ、10・・・リフ
レノシェ間隔設定データ、20・・・メモリ初期化間隔
設定データ、30・・・メモリ初期化コマンド信号。 40・・・メモリアクセスアドレス信号。
Claims (1)
- 1、リセット信号入力時に、初期データの書込みを必要
とするダイナミック・ランダム・アクセス・メモリを使
用しているメモリシステムに用いられ、メモリ初期化間
隔設定値とリフレッシュ間隔設定値とをメモリ初期化コ
マンドによって切替える切替回路と、前記設定値に合っ
た周期のクロック信号を発生するリフレッシュ・タイマ
と、前記クロック信号により動作し前記ダイナミック・
ランダム・アクセス・メモリにアドレス信号を供給する
リフレッシュ・カウンタとを有し、前記リフレッシュ・
タイマ及びリフレッシュ・カウンタは、外部のリフレッ
シュ回路と共有することを特徴とするメモリ初期化装置
。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62313166A JPH01155417A (ja) | 1987-12-12 | 1987-12-12 | メモリ初期化装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62313166A JPH01155417A (ja) | 1987-12-12 | 1987-12-12 | メモリ初期化装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH01155417A true JPH01155417A (ja) | 1989-06-19 |
Family
ID=18037897
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP62313166A Pending JPH01155417A (ja) | 1987-12-12 | 1987-12-12 | メモリ初期化装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH01155417A (ja) |
-
1987
- 1987-12-12 JP JP62313166A patent/JPH01155417A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5262998A (en) | Dynamic random access memory with operational sleep mode | |
JPS59140694A (ja) | ダイナミツクramのリフレツシユ方法 | |
US5805473A (en) | PCMCIA voltage loss detection | |
JPH01155417A (ja) | メモリ初期化装置 | |
JPS5845692A (ja) | リフレツシユ要求制御方式 | |
JPS6128320Y2 (ja) | ||
JP2594757B2 (ja) | 記憶装置のリフレッシュ制御回路 | |
US5325515A (en) | Single-component memory controller utilizing asynchronous state machines | |
JPS62172593A (ja) | マイクロプロセツサ | |
JPS6231091A (ja) | ダイナミツクメモリのリフレツシユ制御方式 | |
JPS6452198U (ja) | ||
JPH02310888A (ja) | スタティックランダムアクセスメモリ | |
JPS587520Y2 (ja) | リフレッシュ形記憶装置 | |
JPH0316084A (ja) | ランダムアクセスメモリの制御回路 | |
JPH02101692A (ja) | メモリ制御装置 | |
JPS6320798A (ja) | リフレツシユ自動切替制御方式 | |
JPH0725920Y2 (ja) | 半導体記憶装置 | |
JPH0982088A (ja) | コンピュータシステム | |
JPH04153984A (ja) | ダイナミックメモリの制御方法 | |
JPH01287767A (ja) | Ramの制御回路 | |
JPS63304499A (ja) | 半導体ダイナミックリ−ドライトメモリ | |
JPH01185897A (ja) | リフレッシュ制御装置 | |
JPH0322288A (ja) | ダイナミック型半導体記憶装置 | |
JPH01137494A (ja) | メモリ装置 | |
JPS63152087A (ja) | 半導体記憶装置 |