JPH0322288A - ダイナミック型半導体記憶装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はダイナミック型半導体記憶装置に関し、特にセ
ルフリフレッシュ機能を有するものに関する。

〔従来の技術〕

ダイナミック型半導体記憶装置は内部リフレッシュ・ア
ドレス・カウンタを使用してリフレッシュを実行するア
ドレス・リフレッシュを装備している。一般的にダイナ
ミック型半導体記憶装置でデータをバックアップする場
合にはセルフリフレッシュを使用し、通常のアクセス時
にはカウンタ・リフレッシュあるいはアドレス・リフレ
ッシュを使用する． 第３図は従来のダイナミック型半導体記憶装置のブロッ
ク図である。

外部からのリフレッシュ信号によって活性化されるリフ
レッシュ制御回路１及びリフレッシュインターバル・タ
イマ２と、リフレッシュ・アドレス・カウンタ４を用い
てチップ自身で自動的にリフレッシュを実行するセルフ
リフレッシュ機能を有している。

第４図は従来例の動作を説明するためのタイミングチャ
ートである。

リフレッシュ信号（７）が“Ｌ　ＩＩになるとリフレッ
シュ・インターバル・タイマ２からリフレッシュ要求信
号がリフレッシュ制御回路１及びリフレッシュ・アドレ
ス・カウンタ４に供給される。

リフレッシェ・アドレス・カウンタの出力はアドレスバ
ッファ５に供給される。従って外部からのアクセスと無
関係にリフレッシュ・アドレスを発生させるので、外部
からリフレッシュ・アドレスがわからない。

〔発明が解決しようとする課題〕

上述した従来のダイナミック型半導体記憶装置のセルフ
リフレッシュではリフレッシュ・アドレスが外部からわ
からないため、通常のアクセス時にアドレス・リフレッ
シュを使用することはきわめて困難であった。即ちセル
フリフレッシュとアドレス・リフレッシュを併用するた
めには、セルフリフレッシュ・サイクルにおいて最後に
リフレッシュが実行された時から所定のリフレッシュ・
インターバル（一般に１５。６μｓ〉以内に規定のリフ
レッシュ・サイクル（例えばＬＭ　　ＤＲＡＭでは５１
２サイクル〉をすべて実行しなければならない。このよ
うなことは実際上不可能であるので、セルフリフレッシ
ュを使用するような応用では通常アクセス時のリフレッ
シュはカウンタ・リフレッシュしか使用できないという
欠点があった． 〔課題を解決するための手段〕 本発明のダイナミック型半導体記憶装置は、外部からの
リフレッシュ信号によって活性化されるリフレッシュ制
御回路及びリフレッシュ・インターバル・タイマと、該
リフレッシュ・インターバル・タイマからのリフレッシ
ュ要求信号によってリフレッシュ・アドレスを出力する
とともに前記リフレッシュ制御回路からのリフレッシュ
終了信号によって次のリフレッシュ・アドレスを出力す
るリフレッシュ・アドレス・カウンタと、前記リフレッ
シュ終了信号を外部からのリード信号によって次のリフ
レッシュ・アドレスを外部へ出力するアドレス出力回路
とを有するというものである。

〔実施例〕

次に、本発明について図面を参照して説明する。

第１図は、本発明の一実施例のブロック図、第２図は動
作説明用のタイミングチャートである。

１０１はリフレッシュ制御回路で外部からのリフレッシ
ュ信号（１０７）で活性化され、カウンタ・リフレッシ
ュ及びセルフリフレッシュ時には、リフレッシュ・アド
レス・カウンタ１０４から出力されるリフレッシュ・ア
ドレスを、また、アドレス・リフレッシュ時には、外部
から入力されるリフレッシュ・アドレスを用いてメモリ
セル・アレイ１０６のリフレッシュを実行する。

さらにセルフリフレッシュ終了時にはリフレッシュ・ア
ドレス・カウンタ１０４およびアドレス出力回路１０３
に対しリフレッシュ終了信号を出力する。１０２はリフ
レッシュ・インターバル・タイマでセルフリフレッシュ
時のみに活性化されあらかじめ定められた一定間隔でリ
フレッシュ・アドレス・カウンタ１０４およびリフレッ
シュ制御回路１０１ヘリフレッシュ要求信号を出力する
。

１０３はアドレス出力回路でリフレッシュ制御回路１０
１から出力されるリフレッシュ終了信号によって活性化
され外部からリード信号（１０８）が入力された場合に
は、これを検出してリフレッシュ・アドレス・カウンタ
１０４から出力される次のリフレッシュ・アドレスをア
ドレスバッファ１０５を経由して外部（アドレス信号人
出力バッファ１０９〉へ出力させるためアドレス出力バ
ッファ・イネーブル信号を発生する。１０４はリフレッ
シュ・アドレス・力りンタでリフレッシュ・インターバ
ル・タイマ１０２から出力されるリフレッシュ要求信号
によって活性化され、アドレスバッファ１０５へその内
容をリフレッシュ・アドレスとして出力するとともにカ
ウンタの値を１だけインクリメントし次のリフレッシュ
・アドレスを発生する。さらにリフレッシュ制御回路１
０１からリフレッシュ終了信号を受けると次のリフレッ
シュ・アドレスをアドレスバッファ１０５へ出力する。

アドレスバッファ１０５はメモリセルアレイ１０６に対
しリフレッシュ・アドレス．およびアクセス・アドレス
を出力する。またアドレス出力回路↓０３からの出力信
号（アドレス出力バッファ・イネーブル信号）によって
アドレス信号入出力バス１０９から外部へ次のリフレッ
シュ・アドレス（　ｎ　＋　ｍ　４−　１　）を出力す
る。

ところで実際に本発明でセルフリフレッシュとアドレス
・リフレッシュを併用する場合には、セルフリフレッシ
ュ終了時に半導体記憶装置にリード信号（１０８）を与
え、出力される次のリフレッシュ・アドレスを使ってア
ドレス・リフレッシュを実行する。このあとは、アドレ
スを順次インクリメントしつつアドレス・リフレッシュ
を繰り返せばよい。

また一部のダイナミック型半導体記憶装置では、リフレ
ッシュ・インターバル・タイマを内蔵せず、外付けのタ
イマから出力されるリフレッシュ要求信号を受けてセル
フリフレッシュを実行するタイプもある。このタイプで
も本発明の次のリフレッシュアドレスを出力する機能を
有することによりセルフリフレッシュとアドレス・リフ
レッシュを容易に併用することができる。

〔発明の効果〕

以上説明したように本発明は、リフレッシュ制御回路の
リフレッシュ終了信号によって活性化され、リード信号
によってリフレッシュ・アドレス・カウンタの次のリフ
レッシュ・アドレスをアドレス信号入出力バスへ送出す
るアドレス出力回路を有しているので、セルフリフレッ
シュ終了時に次にリフレッシュすべきアドレスを外部へ
出力することができ、通常アクセス時のリフレッシュに
アドレス・リフレッシュを容易に使用できる効果がある
．

【図面の簡単な説明】

第１図及び第２図はそれぞれ本発明の一実施例のブロッ
ク図及び動作のタイミングチャート、第３図及び第４図
はそれぞれ従来例のブロック図及び動作のタイミングチ
ャートである。 １，１０１・・・リフレッシュ制御回路、２，１０２・
・・リフレッシュ・インターバル・タイマ、１０３・・
・アドレス出力回路、４，１０４・・・リフレッシュ・
アドレス・カウンタ、５，１０５・・・アドレスバッフ
ァ、６，１０６・・・メモリセルアレイ、７，１０７・
・・リフレッシュ信号入力端子、１０８・・・リード信
号入力端子、９・・・アドレス信号入カバス、１０９・
・・アドレス信号入出力バス。

Claims (1)

【特許請求の範囲】
1. 　外部からのリフレッシュ信号によって活性化されるリ
   フレッシュ制御回路及びリフレッシュ・インターバル・
   タイマと、該リフレッシュ・インターバル・タイマから
   のリフレッシュ要求信号によってリフレッシュ・アドレ
   スを出力するとともに前記リフレッシュ制御回路からの
   リフレッシュ終了信号によって次のリフレッシュ・アド
   レスを出力するリフレッシュ・アドレス・カウンタと、
   前記リフレッシュ終了信号を外部からのリード信号によ
   って次のリフレッシュ・アドレスを外部へ出力するアド
   レス出力回路とを有することを特徴とするダイナミック
   型半導体記憶装置。