JPH01147876A - 光電変換装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、受光面上に電極を有する光電変換装置に関す
る。

［従来技術およびその問題点］ 受光面にポリシリコンの電極を有する従来の光電変換セ
ルでは、その電極部分が不感領域となって開口率を低下
させていた。

また、そのセンサの色感度がポリシリコン電極の光吸収
特性によって不均一になるという問題点も有していた。

一般に、ｄをポリシリコン電極の厚さ、λＯを侵入距離
とすると、センサ感度工は ｅｘｐ（−ｄ／入０）で表わされる。第１０図は、ｄ／
入０を横軸、相対感度Ｉを縦軸としたグラフである。

侵入距離λ０は波長によって異なるから、相対感度も波
長によって異なってくる。

例えば、 緑（波長０．５５ｇｍ）ではλＯ＝１．４ｇｍ、赤（波
長０．７ｕＬｍ）ではλｏ＝５．０ｇｍ、青（波長９．
４７ｚｍ）では入ｏ＝０．１４ｐｍである。

したがって、ポリシリコン電極の厚さｄ；０．４７Ｌｍ
の場合の相対感度は、緑で７５％、赤で９２％、青で６
％程度となり、青感度だけが非常に低下することがわか
る。

このために、従来の光電変換装置では、青色光に対して
ポリシリコン電極が遮光層となり、色感度の不均一およ
び開口率の低下を招来していた。

［問題点を解決するための手段］ 本発明による光電変換装置は、 受光面上に形成された電極の厚さを該電極材料の光の吸
収特性に基づいて決定することで、色感度の調整を行っ
たことを特徴とする。

［作用］ たとえば、上記電極がポリシリコンである場合は、第１
０図に示すグラフに基づき青感度が極端に低下しないよ
うに電極の厚さｄを薄く形成することで、色感度の不均
一および開口率の低下を防止することができる。

［実施例］ 以下１本発明の実施例を図面を参照しながら詳細に説明
する。

第１図（Ａ）は、本発明による光電変換装置の第１実施
例の模式的平面図、第１図（Ｂ）は、そのＩ−Ｉ線断面
図である。

同図において、ｎ型シリコン基板ｌ上にエピタキシャル
成長によってｎ−領域２が形成され、その中に素子分離
領域としてＬＯＧＯＳ酸化膜３およびｎ＋領域４が形成
されている。

ＬＯＧＯ３酸化膜３に囲まれたｎ−領域２上に、バイポ
ーラトランジスタのｐベース領域５、その中にｎ十エミ
ッタ領域６が形成されている。

さらに、酸化膜７を挟んでｐベース領域５に対向するキ
ャパシタ電極８が形成され、ｐベース領域５の電位を制
御するためのキャパシタＣｏｘを構成する。また、キャ
パシタ電極８に接続したＬＯＧＯ３酸化膜３上の水平ラ
イン９およびｎ＋エミッタ領域６に接続したエミッタ電
極１０が各々形成されている。

キャパシタ電極８およびエミッタ電極１０はポリシリコ
ンで形成され、その厚さは後述するように青感度を向上
させるために１００〜１４００八である。

さらに絶縁膜１１で覆った後、ＬＯＧＯ３酸化膜３上に
ＡＩの垂直ライン１２が形成され、エミッタ電極１０と
コンタクトホールを通して接続されている。

光電変換セルの基本動作は、まず、負電位にバイアスさ
れたｐベース領域５を浮遊状態とし、光励起により発生
した電子・ホール対のうちホールをｐベース領域５に蓄
積する（蓄積動作）。

続いて、キャパシタ電極８に正電圧を印加してエミッタ
ｅベース間を順方向にバイアスし、蓄積されたホールに
より発生した蓄積電圧を浮遊状態のエミッタ側へ読出す
（読出し動作）。

続いて、エミッタ側を接地してキャパシタ電極８に正電
圧のパルスを印加し、ｐベース領域５に蓄積されたホー
ルを消滅させる。これにより、正電圧パルスが立下がっ
た時点でｐベース領域５は初期状態に復帰する（リフレ
ッシュ動作）。

ポリシリコンで形成されたキャパシタ電極８およびエミ
ッタ電極１０の厚さは、次のように決定される。

まず本実施例のセルサイズを１１０Ｘ１０ｐ、素子分離
領域の幅を２１Ｌｍとすると、それだけで開口率が６４
％となる。それに加えて、ポリシリコンの電極８および
１０を厚く形成して完全に遮光すれば、開口率は４０％
程度に低下する。また、上述したようにポリシリコンの
電極８およびｌＯの厚さが０．４４ｍ程度では、青感度
だけが非常に低下する。

しかし、第１０図のグラフ等かられかるように、ポリシ
リコンの厚さｄを０．１４ｇｍまで薄くすると青感度が
上昇し、青色光に対する開口率は４８％まで改善され、
ざらにｄ＝０．０５１Ｌｍにすると５５％まで上昇する
。したがって、青感度の補正をするためには、ポリシリ
コンをｄ＝０．１４ＪＬｍ以下の厚さで形成することが
有効である。

第２図は１本実施例の駆動系の一例を示す概略的回路図
である。

第１図に示す光電変換セルＳのキャパシタ電極８には水
平ライン９を通して垂直走査パルスφＶが入力し、上記
蓄積、読出しおよびリフレッシュの各動作を制御する。

また、セルＳのエミッタ電極１０から読出された信号は
、垂直ライン１２を通してコンデンサＣｖに一旦蓄積さ
れ、ｎチャネルＭＯＳトランジスタＱを通して出力され
る。

トランジスタＱのゲート電極には水平走査パルスφｈが
入力し、０Ｎ１０ＦＦ制御が行われる。

次に、本実施例および上記ｎチャネルＭＯＳトランジス
タＱの製造方法について説明する。

第３図（Ａ）および（Ｂ）は１本実施例のバイポーラプ
ロセスを示す工程図である。

まず、ｎ−領域ｚ上に酸化膜７を形成し、酸化膜７のエ
ミッタ形成部分に開口を設けた後、全面にポリシリコン
１０１を厚さ１００〜１４００人堆植する。

続いて、後述するように（第５図および第６図）、Ａｓ
＋イオンをポリシリコン１０１を通過しない加速電圧で
、Ｂ＋イオンをポリシリコン１０１および酸化膜７を通
過する加速電圧で、それぞれ全面に打ち込む。

これにより、Ａｓ＋イオンはポリシリコン１０１中に注
入され、Ｂ＋イオンはフィールド酸化膜（厚さ６０００
Å以上）をマスクとして、セルファラインにｎ−領域２
の表面に注入される（第３図（Ａ）参照）。

続いて、ポリシリコン１０１のパターニングオよび熱処
理によって、キャパシタ電極８およびエミッタ電極ｌＯ
が形成され、またＢ＋イオンの注入層の活性化によって
ｐベース領域５が、ポリシリコンからのＡＳの拡散によ
ってｎ十エミッタ領域６が、それぞれ形成される。

本プロセスでは、Ｂ＋およびＡｓ＋を全面に同時に打ち
込むことが可能である。従来はポリシリコンを厚く形成
していたために、Ｂ＋イオンを先に打ち込み、その後で
ポリシリコンを堆積させてＡｓをドープしていた。すな
わち、先にベース領域を形成し、その後でポリシリコン
からＡＳを拡散することでエミッタ領域を形成する必要
があった。このために、ポリシリコンのゲート電極を有
するＭＯＳトランジスタＱ等があると、上記バイポーラ
トランジスタの後で形成する必要があった。

本プロセスでは、このような制限はなくなり、ＭＯＳ）
ランジスタＱの後でバイポーラトランジスタを形成する
ことも可能である。

また、キャパシタ電極８を形成した後でも、その下に任
意に高濃度領域をレジストタマスクを用いて形成するこ
とができ、プロセスに融通性がある。

また、本プロセスは、高集積化および高密度化に不可欠
である浅い接合を有するバイポーラトランジスタの形成
にも適している。

さらに、バイポーラトランジスタを全てセルファライン
で形成することが可能となり、工程が簡略化される。

次に、ｎチャネルＭＯＳ）ランジスタＱの製造プロセス
を簡単に説明する。

第４図（Ａ）〜（Ｄ）は、ＭＯＳトランジスタの概略的
製造工程図である。

まず、ｎ−領域２にｐウェル１０３を形成しく同図（Ａ
）　）　、その上に酸化膜１０４を形成した後、選択酸
化を行い、素子分離領域であるフィールド酸化膜１０５
およびチャネルスト−／プ１０６を形成する（同図（Ｂ
）　）　。

続いて、ポリシリコンを堆積しパターニングしてゲート
電極１０７を形成した後、Ａｓ＋イオンを打ち込み、熱
処理により活性化させてソースφドレイン領域１０８を
セルファラインに形成する（同図ＣＧ）　）　。

続いて、絶縁膜１０９を形成し、コンタクトホールを開
けてソース・ドレイン電極１１０および１１１を形成し
く同図（Ｄ）　）　、最後にパッシベーション膜を形成
する。

次に、本実施例を製造する際のイオン注入の条件につい
て、さらに詳しく説明する。

第５図は、Ａｓ＋イオンが膜を通過する又は通過を阻止
される膜厚ｔと加速電圧Ｖａｃとの関係を示すグラフで
ある。

ここで、Ｈの材料はＳｉおよび５ｉ０２である。阻止厚
とは１０−４以下の通過率となる最低限必要な厚さをい
う。透過厚とは５０％通過する厚さをいう、したがって
、透過厚以下の膜厚では５０％を超えるイオンが通過す
る。

例えば、厚さ１０００人のポリシリコン中にイオンを阻
止する場合には、約６８ＫｅＶ以下の加速電圧で注入す
ればよい、また、厚さ２００人の５ｉ０２を通過させる
場合には、約３７ＫｅＶ以上の加速電圧で打ち込む必要
がある。

第６図は、Ｂ＋イオンが膜を通過する又は通過を阻止さ
れる膜厚ｔと加速電圧Ｖａｃとの関係を示すグラフであ
る。

同グラフから、例えば厚さ１０００人のポリシリコンを
通過させるには、約３１ＫｅＶ以上の加速電圧で打ち込
めばよい。

第７図は、ポリシリコンおよびＳ　ｉ　０２からなる膜
をイオンが通過する又は通過を阻止されるポリシリコン
膜厚と加速電圧Ｖａｃとの関係を示すグラフである。

Ａｓ＋イオンの場合 ポリシリコン膜の下に、１００〜５００人の５ｉ０２膜
が形成されているとき、Ａｓ＋イオンが通過しない最大
加速電圧のグラフを実線で示す。

したがって、ａ−ｄで示すＳ　ｉ　０２　Ｎ厚の場合の
各実線のグラフ以下の加速電圧でＡｓ＋イオンを注入す
れば、イオンの通過を阻止することができる。

Ｂ＋イオンの場合 ポリシリコン膜の下に、１００〜５００への５ｉ０２膜
が形成されているとき、Ｂ＋イオンを通過させるに必要
な最低加速電圧のグラフを破線で示す。

なお１図中の横軸に平行な実線は、１００〜５００人の
５Ｘｏ２膜をＡｓ＋イオンが５０％通過するための最低
加速電圧を示す。

第７図のグラフを一参照することで、第３図（Ａ）に示
すプロセス場合のイオン注入条件を定めることができる
。すなわち、Ａｓ＋イオンはポリシリコン１０１中に阻
止されるように、Ｂ＋イオンはポリシリコン１０１およ
び酸化膜７を通過するように、それぞれ加速電圧を定め
ればよい。

既に述べたように、波長０．４５１Ｌｍの青色光を３６
％通過させるためには、キャパシタ電極８オヨヒエミツ
タ電極１０のポリシリコンノ厚すヲ１４００Å以下にす
る必要がある。

したがって、例えば酸化膜７の厚さを３００人とすると
１図中の斜線領域のみが使用可能となる。すなわち、ポ
リシリコンの厚さは６００〜１４００人、加速電圧は６
０〜１２４ＫｅＶとなる。

また、酸化Ｍ７の厚さを２００人、ポリシリコンの厚さ
を５００人とすれば、Ａｓ＋イオンを４３ＫｅＶ以下、
Ｂ＋イオンを２５ＫｅＶ以上で打ち込めばよい。

同グラフかられかるように、酸化ＪｐＪ７を薄くすれば
使用可能範囲が広くなり、ポリシリコンも薄くすること
ができる。たとえば、酸化膜７を１００人程不純すると
、ポリシリコンの厚さは１４０人程不純で薄くすること
ができる。すなわち、キャパシタ電極８、エミッタ電極
ｌＯおよびＭＯＳ）ランジスタＱのゲート電極を１４０
人程不純で薄く形成することができ、光センサとしての
性能を向上させることができる。

第８図（Ａ）は、本発明の第２実施例の模式的平面図、
第８図ＣＢ）は、そのＩ−Ｉ線断面図である。

同図において、ｎ型シリコン基板ｌ上にエピタキシャル
成長によりコレクタ領域となるｎ−領域２が形成され、
その中にｐベース領域５．更にｎ十エミッタ領域６が形
成され、バイポーラトランジスタを構成している。

ｐベース領域５は２次元状に配列され、各水平方向のセ
ルは垂直方向に素子分離領域によって分離されている。

素子分離領域は、図示されていないが、ＬＯＧＯ３酸化
による酸化膜およびその下に形成されたｎ十領域から成
る。

ｐベース領域５にはｐ中領域２１が形成され、その上に
酸化１Ｆ２７を挟んで電極２２が対向してキャパシタＣ
ｏｘが構成されている。また、隣接するｐベース領域５
の間にも同じく酸化膜７を挟んで電極２２が形成されて
いる。したがって、隣接するｐベース領域５およびｐ中
領域２１を各々ソースφドレイン領域としてｐチャネル
ＭＯ３）ランジスタＱｃが構成されている。

このＭＯＳ）ランジスタＱｃはノーマリオフ型であり、
電極２２の電位が接地電位又は正電位であればＯＦＦ状
態である。したがって、隣接セル間のＰベース領域５は
電気的に分離された状態となる。逆に電極２２の電位が
しきい値電位ｖｔｈを超える負電位であると、ＯＮ状態
となり、各セルのＰベース領域５は相互に導通した状態
となる。

キャパシタ電極であり且つゲート電極でもある電極２２
は水平ライン９に共通接続され、水平ライン９は素子分
離領域である酸化膜上を水平方向に延びている。

エミッタ電ｉ１０は列ごとに垂直ライン１２に接続され
ている。また、コレクタ電極が基板１の裏面にオーミッ
クコンタクト層を挟んで形成されている。

上述したように、電極２２およびエミッタ電極６は、共
にポリシリコンで形成され、青感度が補正されるように
、１４００Å以下の厚さとなっている。

本実施例の蓄積および読出し動作は、第１実施例と同様
である。信号読出しの正電圧パルスが電極２２に入力し
ても、ｐチャネルＭＯＳトランジスタＱｃはＯＦＦであ
るためである。

しかし、リフレッシュ動作は異なっている。

まず、読出し動作が終了すると、水平ライン９に負′１
［圧のパルスが印加され、各セルの電極２２に入力する
。これによってｐチャネルＭＯ３）ランジスタＱｃはＯ
Ｎとなり、水平方向のセルのｐベース領域５は導通状態
となってベース電位は一定電位にリセットされる（リフ
レッシュ動作）。

なお、リフレッシュ動作としては、ＭＯＳ）ランジスタ
ＱＣをＯＮとした後で、エミッタ電極ｌＯを接地したま
まで、正電圧のパルスを電極２２印加してもよい。

以上のリフレッシュ動作が終了すると、蓄積動作が開始
され、以下同様の動作が繰り返される。

第９図は１本実施例の駆動系の一例を示す概略的回路図
である。

第８図に示す光電変換セルの電極２２は水平ライン９を
通して垂直走査パルスφＶが入力し、上記蓄積、読出し
およびリフレッシュの各動作を制御する。

また、光電変換セルのエミッタ電極ｌＯから読出された
信号は、垂直ライン１２を通してコンデンサＣｖに一旦
蓄積され、ｎチャネルＭＯ５）ランジスタＱを通して出
力される。

［発明の効果１ 以上詳細に説明したように、本発明による光電変換装置
は、受光面上に形成された電極の厚さを該電極材料の光
の吸収特性に基づいて決定することで、色感度の不均一
および開口率の低下を防止することができる。

したがって、例えばポリシリコン電極である場合、厚さ
を１４００Å以下にすることで、青感度の補正ができ、
また従来より開口率を向上させることができる。

【図面の簡単な説明】

第１図（Ａ）は、本発明による光電変換装置の第１実施
例の模式的平面図、第１図（Ｂ）は、そのＩ−Ｉ線断面
図、 第２図は１本実施例の駆動系の一例を示す概略的回路図
。 第３図（Ａ）および（Ｂ）は、本実施例のバイポーラプ
ロセスを示す工程図、 第４図（Ａ）〜（Ｄ）は、ＭＯＳ）ランジスタの概略的
製造工程図、 ｇＳ５図は、Ａｓ＋イオンが膜を通過する又は通過を阻
止される膜厚ｔと加速電圧Ｖａｃとの関係を示すグラフ
、 ｆｆ５６図は、Ｂ＋イオンが膜を通過する又は通過を阻
止される膜厚ｔと加速電圧Ｖａｃとの関係を示すグラフ
、 第７図は、ポリシリコンおよびＳ　ｉ　０２からなる膜
をイオンが通過する又は通過を阻止されるポリシリコン
膜厚と加速電圧Ｖａｃとの関係を示すグラフ、 第８図（Ａ）は、本発明の第２実施例の模式的平面図、
第８図（Ｂ）は、そのＩ−Ｉ線断面図、第９図は、本実
施例の駆動系の一例を示す概略的回路図、 第１θ図は、ｄ／入０を横軸、相対感度Ｉを縦軸とした
グラフである。 １拳・拳ｎ型シリコン基板 ２・・・ｎ−領域 ５・・・ｐベース領域 ６−争・ｎ十エミッタ領域 ７争・拳酸化膜 ８・・拳キャパシタ電極 ９・・・水平ライン ｌＯ・拳・エミッタ電極 １２・・・垂直ライン 代理人　弁理士　山　下　穣　平 第１図 第４図 （Ｂ） （Ｃン （Ｄ） 乃ピリシリ】シの４さＣ人） 第８図 （Ｂ） 第９図

Claims (1)

【特許請求の範囲】
1. （１）受光面上に形成された電極の厚さを該電極材料の
   光の吸収特性に基づいて決定することで、色感度の調整
   を行ったことを特徴とする光電変換装置。