JPS63131570A - 光電変換装置 - Google Patents
光電変換装置Info
- Publication number
- JPS63131570A JPS63131570A JP61276726A JP27672686A JPS63131570A JP S63131570 A JPS63131570 A JP S63131570A JP 61276726 A JP61276726 A JP 61276726A JP 27672686 A JP27672686 A JP 27672686A JP S63131570 A JPS63131570 A JP S63131570A
- Authority
- JP
- Japan
- Prior art keywords
- capacitor
- region
- oxide film
- electrode
- photoelectric conversion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000003990 capacitor Substances 0.000 claims abstract description 34
- 239000000969 carrier Substances 0.000 claims abstract description 9
- 239000004065 semiconductor Substances 0.000 claims abstract description 9
- 238000006243 chemical reaction Methods 0.000 claims description 20
- 238000009825 accumulation Methods 0.000 claims description 4
- 230000001443 photoexcitation Effects 0.000 claims description 3
- 239000010410 layer Substances 0.000 abstract description 17
- 230000007257 malfunction Effects 0.000 abstract description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 5
- 229920005591 polysilicon Polymers 0.000 abstract description 5
- 238000003860 storage Methods 0.000 abstract description 4
- 239000011229 interlayer Substances 0.000 abstract description 3
- 230000000694 effects Effects 0.000 abstract description 2
- 230000002401 inhibitory effect Effects 0.000 abstract 1
- 150000002500 ions Chemical class 0.000 description 8
- 238000010438 heat treatment Methods 0.000 description 7
- 239000000758 substrate Substances 0.000 description 7
- 238000002955 isolation Methods 0.000 description 6
- 230000003647 oxidation Effects 0.000 description 5
- 238000007254 oxidation reaction Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- 150000004767 nitrides Chemical class 0.000 description 3
- 238000002161 passivation Methods 0.000 description 3
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000035945 sensitivity Effects 0.000 description 2
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 230000001698 pyrogenic effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14681—Bipolar transistor imagers
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[産業上の利用分野]
本発明は、トランジスタの制御電極領域に光によって励
起されたキャリアを蓄積する方式の光電変換装置に関す
る。
起されたキャリアを蓄積する方式の光電変換装置に関す
る。
[従来技術]
第3図(A)は、従来の光電変換装置の概略的平面図、
第3図(B)は、そのI−I線断面図である。
第3図(B)は、そのI−I線断面図である。
両図において、nシリコン基板101上にエピタキシャ
ル成長によってn−領域103が形成され、その中に素
子分離領域102によって相互に電気的に絶縁された光
電変換セルが配列されている。
ル成長によってn−領域103が形成され、その中に素
子分離領域102によって相互に電気的に絶縁された光
電変換セルが配列されている。
まず、n″″領域103上にバイポーラトランジスタの
pベース領域104、その中にn十エミッタ領域105
が形成されている。さらに、酸化膜106を挟んで、p
ベース領域104の電位を制御するためのポリシリコン
から成るキャパシタ電極107.n÷エミッタ領域10
5に接続しているエミッタ電極108が各々形成されて
いる。
pベース領域104、その中にn十エミッタ領域105
が形成されている。さらに、酸化膜106を挟んで、p
ベース領域104の電位を制御するためのポリシリコン
から成るキャパシタ電極107.n÷エミッタ領域10
5に接続しているエミッタ電極108が各々形成されて
いる。
そして、キャパシタ電極107に接続した電極110、
基板101の裏面にオーミックコンタクト用のn中領域
111、バイポーラトランジスタのコレクタ電極112
が各々形成され、光電変換セルを構成している。
基板101の裏面にオーミックコンタクト用のn中領域
111、バイポーラトランジスタのコレクタ電極112
が各々形成され、光電変換セルを構成している。
光電変換セルの基本動作は、まず、負電位にバイアスさ
れたpベース領域104を浮遊状態とし、光励起により
発生した電子・ホール対のうちホールをpベース領域1
04に蓄積する(蓄積動作〕。
れたpベース領域104を浮遊状態とし、光励起により
発生した電子・ホール対のうちホールをpベース領域1
04に蓄積する(蓄積動作〕。
続いて、キャパシタ電極107に正電圧を印加してエミ
ッタ拳ベース間を順方向にバイアスし、蓄積されたホー
ルにより発生した蓄積電圧を浮遊状態のエミッタ側へ読
出す(読出し動作)。
ッタ拳ベース間を順方向にバイアスし、蓄積されたホー
ルにより発生した蓄積電圧を浮遊状態のエミッタ側へ読
出す(読出し動作)。
、 続いて、エミッタ側を接地してキャパシタ電極10
7に正電圧のパルスを印加し、pベース領域104に蓄
積されたホールを消滅させる。これにより、リフレッシ
ュ用の正電圧パルスが立下がった時点でpベース領域1
04が初期状態に復帰する(リフレッシュ動作)。
7に正電圧のパルスを印加し、pベース領域104に蓄
積されたホールを消滅させる。これにより、リフレッシ
ュ用の正電圧パルスが立下がった時点でpベース領域1
04が初期状態に復帰する(リフレッシュ動作)。
このような光電変換装置は、蓄積された電荷を各セルの
増H機tmにより電荷増幅してから読出すわけであり、
高出力、高感度、さらに低雑音を達成できる。また、構
造的に単純であるために、将来の高解像度化に対しても
有利なものであると言える。
増H機tmにより電荷増幅してから読出すわけであり、
高出力、高感度、さらに低雑音を達成できる。また、構
造的に単純であるために、将来の高解像度化に対しても
有利なものであると言える。
[発明が解決しようとする問題点]
しかしながら、上記従来の光電変換装置では、キャパシ
タ電極107やエミッタ電極108等の配線が薄い酸化
膜106上に設けられているために、キャパシタ部周辺
の容量が無視できず、キャパシタ容量変動の原因になる
という問題点を有していた。
タ電極107やエミッタ電極108等の配線が薄い酸化
膜106上に設けられているために、キャパシタ部周辺
の容量が無視できず、キャパシタ容量変動の原因になる
という問題点を有していた。
また、キャパシタ電極107の配線に信号が乗って電位
が上昇すると、下地となるpベース領域104の表面が
反転し、ベースに蓄積されたキャリアが反転層を通して
リークして動作不良を生じさせるという問題点も有して
いた。
が上昇すると、下地となるpベース領域104の表面が
反転し、ベースに蓄積されたキャリアが反転層を通して
リークして動作不良を生じさせるという問題点も有して
いた。
[問題点を解決するための手段]
本発明による光電変換装置は、
半導体トランジスタと、該半導体トランジスタの制御電
極領域の電位を制御するためのキャパシタとを有し、前
記制御電極領域の電位を制御することにより、該制御電
極領域に光励起によって発生したキャリアを蓄積し、該
蓄積により発生した蓄積電圧を読出す光電変換装置にお
いて。
極領域の電位を制御するためのキャパシタとを有し、前
記制御電極領域の電位を制御することにより、該制御電
極領域に光励起によって発生したキャリアを蓄積し、該
蓄積により発生した蓄積電圧を読出す光電変換装置にお
いて。
前記キャパシタは電極が絶縁層を挟んで前記制御電極領
域と対向することで構成されており、かつ、前記キャパ
シタ以外の部分の絶縁層は前記半導体トランジスタに影
響を及ぼさない程度に十分厚く形成されていることを特
徴とする。
域と対向することで構成されており、かつ、前記キャパ
シタ以外の部分の絶縁層は前記半導体トランジスタに影
響を及ぼさない程度に十分厚く形成されていることを特
徴とする。
[作用]
このように上記キャパシタ部分以外は前記半導体トラン
ジスタに影響を及ぼさない程度に厚い絶縁層が形成され
ているために、電極や配線によってキャパシタの総容量
が変動することがなく、また制御電極領域が反転して蓄
積キャリアがリークすること、もない、そのために、動
作不良を大幅に低減し、信頼性の高い光電変換装置を提
供することができる。
ジスタに影響を及ぼさない程度に厚い絶縁層が形成され
ているために、電極や配線によってキャパシタの総容量
が変動することがなく、また制御電極領域が反転して蓄
積キャリアがリークすること、もない、そのために、動
作不良を大幅に低減し、信頼性の高い光電変換装置を提
供することができる。
[実施例]
以下、本発明の実施例を図面を参照しながら詳細に説明
する。
する。
第1図(A)は、本発明による光電変換装置の模式的平
面図、第1図(B)は、その■−■線断面図、第1図(
C)は、その等価回路図である。
面図、第1図(B)は、その■−■線断面図、第1図(
C)は、その等価回路図である。
第1図(A)および(B)において、n型シリコン基板
l上に光電変換セルがライン上に配列されている。
l上に光電変換セルがライン上に配列されている。
各光電変換セルは、次に示すように、光電変換部である
バイポーラトランジスタとリフレッシュ用MO3)ラン
ジスタとから構成される。
バイポーラトランジスタとリフレッシュ用MO3)ラン
ジスタとから構成される。
基板1上に形成されたn−コレクタ領域2に、素子分離
のためのpウェル領域5およびn十領域12に囲まれて
pベース領域11が形成され、pペニス領域ll内には
n十エミッタ領域15および16が形成されている。さ
らに、n−コレクタ領域2にはp十領域19および20
が形成され、ゲート電極17とともにリフレッシュ用M
O5)ランジスタを構成している。
のためのpウェル領域5およびn十領域12に囲まれて
pベース領域11が形成され、pペニス領域ll内には
n十エミッタ領域15および16が形成されている。さ
らに、n−コレクタ領域2にはp十領域19および20
が形成され、ゲート電極17とともにリフレッシュ用M
O5)ランジスタを構成している。
pベース領域11の表面は酸化膜で覆われているが、電
位制御のためのキャパシタを構成する部分のみが薄い酸
化膜13(膜厚250人〜1000人)で覆われ、この
酸化膜13を挟んでポリシリコンのキャパシタ電極14
が対向している。
位制御のためのキャパシタを構成する部分のみが薄い酸
化膜13(膜厚250人〜1000人)で覆われ、この
酸化膜13を挟んでポリシリコンのキャパシタ電極14
が対向している。
キャパシタを構成する部分以外の電極22〜27は酸化
膜6bおよび居間絶縁膜21を挟んで形成され、バイポ
ーラトランジスタのアクティブ領域への影響を抑えてい
る。
膜6bおよび居間絶縁膜21を挟んで形成され、バイポ
ーラトランジスタのアクティブ領域への影響を抑えてい
る。
特に、pベース領域11とn−″コレクタ領域2との接
合部上に延びたキャパシタ電極14は、厚さ2000Å
以上の厚い酸化膜6b上に形成され、キャパシタ電極1
4に正電圧が印加されてもベース表面が反転して蓄積キ
ャリアがリークしないように構成されている。
合部上に延びたキャパシタ電極14は、厚さ2000Å
以上の厚い酸化膜6b上に形成され、キャパシタ電極1
4に正電圧が印加されてもベース表面が反転して蓄積キ
ャリアがリークしないように構成されている。
各電極22〜27が形成された層上には層間絶縁層28
を挟んで遮光層29が形成され、遮光層29にはpベー
ス領域11の受、光面のみに光が入射するように受光窓
が形成されている。これによ−て、光が不必要部分に入
射して発生する誤動作を防止することができる。
を挟んで遮光層29が形成され、遮光層29にはpベー
ス領域11の受、光面のみに光が入射するように受光窓
が形成されている。これによ−て、光が不必要部分に入
射して発生する誤動作を防止することができる。
さらに遮光層29上には、全面にパッシベーション膜3
0が形成されている。
0が形成されている。
本実施例の動作は従来例と基本的には同様であるが、リ
フレッシュ用MO3)ランジスタが設けられているため
に、従来よりリフレッシュ動作を高速かつ完全に行うこ
とができる。
フレッシュ用MO3)ランジスタが設けられているため
に、従来よりリフレッシュ動作を高速かつ完全に行うこ
とができる。
蓄積および読出し動作時には、電極17はしきい値以下
(ここでは正電位)に維持され、リフレッシュ用MOS
トランジスタをOFF状態である。したがって、従来例
と同様に蓄積および読出し動作を行う。
(ここでは正電位)に維持され、リフレッシュ用MOS
トランジスタをOFF状態である。したがって、従来例
と同様に蓄積および読出し動作を行う。
リフレッシュ動作時には電極17に負電圧が印加され、
リフレッシュ用MOSトランジスタはON状態となる。
リフレッシュ用MOSトランジスタはON状態となる。
電pi25にはリフレッシュ用の一定電圧(ここでは−
5v〜−tV)が印加されいるためにi−pベース領域
11に蓄積されたキャリアは消滅し、pベース領域11
は蓄積動作を開始するための一定電位に設定される。
5v〜−tV)が印加されいるためにi−pベース領域
11に蓄積されたキャリアは消滅し、pベース領域11
は蓄積動作を開始するための一定電位に設定される。
リフレッシュ動作が終了すると、蓄積動作、読出し動作
が行われ、以下、同様に繰り返される。
が行われ、以下、同様に繰り返される。
第2図(A)〜(H)は、本実施例の概略的製造工程図
である。
である。
まず、同図(A)に示すように、n型シリコン基板l上
に、エピタキシャル成長によってn一層2を形成する。
に、エピタキシャル成長によってn一層2を形成する。
次に、同図(B)に示すように、n一層2上に酸化膜3
を形成し、pウェル領域を形成すべき部分をフォトリン
グラフィによって選択的に除去する。続いて、バッファ
用酸化膜4を形成してB+をイオン注入し、熱処理によ
ってpウェル領域5を形成する。
を形成し、pウェル領域を形成すべき部分をフォトリン
グラフィによって選択的に除去する。続いて、バッファ
用酸化膜4を形成してB+をイオン注入し、熱処理によ
ってpウェル領域5を形成する。
次に、酸化[3を除去した後、同図(C)に示すように
1表面にパッド酸化WN6、その上に窒化膜7を形成し
、LOGOS酸化を行うために窒化膜7を選択的に除去
する。続いて、レジスト8をパターニングし、チャネル
ストッパを形成するためのB+をイオン注入する。
1表面にパッド酸化WN6、その上に窒化膜7を形成し
、LOGOS酸化を行うために窒化膜7を選択的に除去
する。続いて、レジスト8をパターニングし、チャネル
ストッパを形成するためのB+をイオン注入する。
次に、同図(D)に示すように、レジスト8を除去した
後フィールド酸化を行い、p+チャネルストッパ9およ
び素子分離用のフィールド酸化膜10を形成する。
後フィールド酸化を行い、p+チャネルストッパ9およ
び素子分離用のフィールド酸化膜10を形成する。
続いてパッド酸化膜6および窒化膜7を除去した後、バ
ッファ用酸化膜6aを形成し、その上にレジストを形成
する。そしてpベース領域を形成すべき部分のレジスト
を除去した後、B+をドーズ量lX10L2〜lOL4
cm−2でイオン注入する。続いて、レジストを除去し
た後、熱酸化に伴う熱処理によってpベース領域11を
形成する。
ッファ用酸化膜6aを形成し、その上にレジストを形成
する。そしてpベース領域を形成すべき部分のレジスト
を除去した後、B+をドーズ量lX10L2〜lOL4
cm−2でイオン注入する。続いて、レジストを除去し
た後、熱酸化に伴う熱処理によってpベース領域11を
形成する。
センサ感度を向上させるには、pベース領域11の不純
物濃度を下げてベース・エミッタ間容量Cbeを小さく
することが望ましい、しかし、不純物濃度をあまり小さ
くしすぎると、ベース領域が動作状態で完全に空乏化し
てパンチングスルー状態となってしまう。
物濃度を下げてベース・エミッタ間容量Cbeを小さく
することが望ましい、しかし、不純物濃度をあまり小さ
くしすぎると、ベース領域が動作状態で完全に空乏化し
てパンチングスルー状態となってしまう。
本実施例におけるpベース領域11の厚さは0.5〜2
.0pm、不純物濃度は1Q16〜101f101f1
とした。
.0pm、不純物濃度は1Q16〜101f101f1
とした。
次に、上記ベース領域11を形成する際の熱酸化によっ
て成長した表面の酸化膜のうちn中領域を形成しようと
する部分のみを除去し、そこにバッファ用酸化膜を形成
する。そしてPイオンをドーズ量I X 1014〜5
X l 015cm−2で注入した後、熱処理を行い、
同図(E)に示すように、n十素子分離領域12を形成
する。
て成長した表面の酸化膜のうちn中領域を形成しようと
する部分のみを除去し、そこにバッファ用酸化膜を形成
する。そしてPイオンをドーズ量I X 1014〜5
X l 015cm−2で注入した後、熱処理を行い、
同図(E)に示すように、n十素子分離領域12を形成
する。
次に、上記熱処理によって更に成長した表面の酸化膜6
bのうち、キャパシタを構成しようとする部分、エミッ
タ領域を形成しようとする部分およびMOS)ランジス
タを構成しようとする部分を選択的に除去する。そして
、パイロジェニック法、塩酸酸化法又はドライ酸化法等
によって、同図(F)に示すように、膜厚250〜to
oo人の薄い酸化膜13を形成する。
bのうち、キャパシタを構成しようとする部分、エミッ
タ領域を形成しようとする部分およびMOS)ランジス
タを構成しようとする部分を選択的に除去する。そして
、パイロジェニック法、塩酸酸化法又はドライ酸化法等
によって、同図(F)に示すように、膜厚250〜to
oo人の薄い酸化膜13を形成する。
次に、ポリシリコンを堆積してパターニングし、同図(
G)に示すように、キャパシタ電極14およびMOS)
ランジスタのゲート電極17を形成する。
G)に示すように、キャパシタ電極14およびMOS)
ランジスタのゲート電極17を形成する。
続いて、レジストを形成し、エミッタ領域を形成しよう
とする部分のみを除去してPイオンをドーズil I
X 1014〜1018cm−2で注入する。
とする部分のみを除去してPイオンをドーズil I
X 1014〜1018cm−2で注入する。
Pイオンが領域15aおよび16aに打込まれる。同様
にレジスト18をパターニングし、レジスト18および
ゲート電極17をマスクとしてMOSトランジスタ部に
Bイオンを注入する。Bイオンが領域19aおよび20
aに打込まれる。
にレジスト18をパターニングし、レジスト18および
ゲート電極17をマスクとしてMOSトランジスタ部に
Bイオンを注入する。Bイオンが領域19aおよび20
aに打込まれる。
こうしてイオン注入した後、レジスト18を除去し、同
図(H)に示すように、PSG膜2膜上1VD法によっ
て堆積する。
図(H)に示すように、PSG膜2膜上1VD法によっ
て堆積する。
続いて、N2雰囲気中で熱処理を行い、注入したイオン
を拡散させてn十エミッタ望城15および16. リ
フレッシュ用MO3)ランジスタのソースφドレイン債
域19および20を各々形成する。この熱処理の時間、
温度を最適化することによってバイポーラトランジスタ
の所望のhfeが得られる0本実施例では900〜10
00℃の温度で、5〜30分程度の熱処理を行い、10
0、〜2000 c7) h f eが得られる。
を拡散させてn十エミッタ望城15および16. リ
フレッシュ用MO3)ランジスタのソースφドレイン債
域19および20を各々形成する。この熱処理の時間、
温度を最適化することによってバイポーラトランジスタ
の所望のhfeが得られる0本実施例では900〜10
00℃の温度で、5〜30分程度の熱処理を行い、10
0、〜2000 c7) h f eが得られる。
続いて、PSGI!!21にコンタクトホールを形成し
、Al−5iを堆積してパターニングを行う、これによ
って、キャパシタ電極14に接続した電極22、エミッ
タ電極23および24、リフレッシュ用MO3)ランジ
スタの電極25、n+素子分離領域12に接続した電極
26、Pウェル領域5に接続した電極27が各々形成さ
れる。
、Al−5iを堆積してパターニングを行う、これによ
って、キャパシタ電極14に接続した電極22、エミッ
タ電極23および24、リフレッシュ用MO3)ランジ
スタの電極25、n+素子分離領域12に接続した電極
26、Pウェル領域5に接続した電極27が各々形成さ
れる。
次に、居間絶縁膜としてプラズマ窒化l128、遮光層
29、パッシベーション膜としてプラズマ窒化膜30お
よび基板1の裏面にオーミックコンタクト層を介してコ
レクタ電極31を各々形成して、第1図に示す本実施例
が完成する。
29、パッシベーション膜としてプラズマ窒化膜30お
よび基板1の裏面にオーミックコンタクト層を介してコ
レクタ電極31を各々形成して、第1図に示す本実施例
が完成する。
[発明の効果J
以上詳細に説明したように本発明による光電変換装置は
、キャパシタ部分以外は半導体トランジスタに影響を及
ぼさない程度に厚い絶縁層が形成されているために、電
極や配線によってキャパシタの総容量が変動することが
なく、また制御電極領域が反転して蓄積キャリアがリー
クすることもない、そのために、動作不良を大幅に低減
し、信頼性の高い光電変換装置を提供することができる
。
、キャパシタ部分以外は半導体トランジスタに影響を及
ぼさない程度に厚い絶縁層が形成されているために、電
極や配線によってキャパシタの総容量が変動することが
なく、また制御電極領域が反転して蓄積キャリアがリー
クすることもない、そのために、動作不良を大幅に低減
し、信頼性の高い光電変換装置を提供することができる
。
第1図(A)は、本発明による光電変換装置の模式的平
面図、第1図(B)は、そのII−II線断面図、第1
図(C)は、その等価回路図、第2図(A)〜(H)は
、本実施例の概略的製造工程図、 第3図(A)は、従来の光電変換装置の概略的平面図、
第3図(B)は、そのI−I線断面図である。 1・・・n型シリコン基板 2・・6fi−コレクタ領域 5・噛・pウェル領域 6b@舎・厚い酸化膜 9・・Φチャネルストッパ lO・・・フィールド酸化膜 12・・・n十素子分離領域 13・II+1ゲート酸化膜 14・拳・キャパシタ電極 15.16・拳・n十エミッタ領域 17Φ・・ゲート電極 19.20・・・ソース・ドレイン領域21.28・・
・層間絶縁膜 22〜27・・・電極 29・会・遮光層 30・・・パッシベーション膜 31・嗜・コレクタ電極 代理人 弁理士 山 下 積 平 第1図 第2図 第3図 (B)
面図、第1図(B)は、そのII−II線断面図、第1
図(C)は、その等価回路図、第2図(A)〜(H)は
、本実施例の概略的製造工程図、 第3図(A)は、従来の光電変換装置の概略的平面図、
第3図(B)は、そのI−I線断面図である。 1・・・n型シリコン基板 2・・6fi−コレクタ領域 5・噛・pウェル領域 6b@舎・厚い酸化膜 9・・Φチャネルストッパ lO・・・フィールド酸化膜 12・・・n十素子分離領域 13・II+1ゲート酸化膜 14・拳・キャパシタ電極 15.16・拳・n十エミッタ領域 17Φ・・ゲート電極 19.20・・・ソース・ドレイン領域21.28・・
・層間絶縁膜 22〜27・・・電極 29・会・遮光層 30・・・パッシベーション膜 31・嗜・コレクタ電極 代理人 弁理士 山 下 積 平 第1図 第2図 第3図 (B)
Claims (1)
- (1)半導体トランジスタと、該半導体トランジスタの
制御電極領域の電位を制御するためのキャパシタとを有
し、前記制御電極領域の電位を制御することにより、該
制御電極領域に光励起によって発生したキャリアを蓄積
し、該蓄積により発生した蓄積電圧を読出す光電変換装
置において、 前記キャパシタは電極が絶縁層を挟んで 前記制御電極領域と対向することで構成されており、か
つ、前記キャパシタ以外の部分の絶縁層は前記半導体ト
ランジスタに影響を及ぼさない程度に十分厚く形成され
ていることを特徴とする光電変換装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61276726A JPS63131570A (ja) | 1986-11-21 | 1986-11-21 | 光電変換装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61276726A JPS63131570A (ja) | 1986-11-21 | 1986-11-21 | 光電変換装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS63131570A true JPS63131570A (ja) | 1988-06-03 |
Family
ID=17573482
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP61276726A Pending JPS63131570A (ja) | 1986-11-21 | 1986-11-21 | 光電変換装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS63131570A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0660414A1 (en) * | 1993-12-21 | 1995-06-28 | Sony Corporation | Semiconductor device |
US5589705A (en) * | 1992-03-24 | 1996-12-31 | Seiko Instruments Inc. | Real-time semiconductor radiation detector |
US5734191A (en) * | 1996-08-13 | 1998-03-31 | National Semiconductor Corporation | Contactless capacitor-coupled bipolar active pixel sensor with integrated electronic shutter |
-
1986
- 1986-11-21 JP JP61276726A patent/JPS63131570A/ja active Pending
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5589705A (en) * | 1992-03-24 | 1996-12-31 | Seiko Instruments Inc. | Real-time semiconductor radiation detector |
US5757040A (en) * | 1992-03-24 | 1998-05-26 | Seiko Instruments Inc. | Real-time semiconductor radiation detector |
EP0660414A1 (en) * | 1993-12-21 | 1995-06-28 | Sony Corporation | Semiconductor device |
CN1079995C (zh) * | 1993-12-21 | 2002-02-27 | 索尼公司 | 半导体器件 |
US5734191A (en) * | 1996-08-13 | 1998-03-31 | National Semiconductor Corporation | Contactless capacitor-coupled bipolar active pixel sensor with integrated electronic shutter |
US5776795A (en) * | 1996-08-13 | 1998-07-07 | Foveonics, Inc. | Method of making a contactless capacitor-coupled bipolar active pixel sensor with intergrated electronic shutter |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS61252661A (ja) | 光電変換装置 | |
US5309013A (en) | Photoelectric conversion device | |
JP3097092B2 (ja) | Bi―CMOS集積回路およびその製造方法 | |
KR970024305A (ko) | 액정표시장치용 박막 트랜지스터 기판의 제조방법 | |
JPS63131570A (ja) | 光電変換装置 | |
JPH01132176A (ja) | 光電変換装置 | |
JP2996694B2 (ja) | 半導体スタックトcmos装置の製造方法 | |
JPS6018957A (ja) | 固体撮像素子 | |
EP0200531B1 (en) | Photoelectric conversion device | |
JPH0620120B2 (ja) | 半導体装置 | |
JPS60251657A (ja) | 半導体装置 | |
JPH0620121B2 (ja) | 半導体装置の製造方法 | |
JPS61252659A (ja) | 光電変換装置 | |
JPS6328064A (ja) | 光電変換装置 | |
JPH02116162A (ja) | 半導体記憶装置 | |
JPS61258471A (ja) | 半導体集積回路装置 | |
JPS61285759A (ja) | 光電変換装置 | |
JP3085687B2 (ja) | 半導体記憶装置及びその製造方法 | |
JPH01147876A (ja) | 光電変換装置 | |
JPH07123160B2 (ja) | 半導体装置 | |
JP2862936B2 (ja) | 半導体記憶装置の製造方法 | |
JPS6313369A (ja) | 光電変換装置 | |
JPH0459828B2 (ja) | ||
JPH01122158A (ja) | 半導体装置 | |
JPH0642546B2 (ja) | Mos型半導体装置 |