JPS61252659A - 光電変換装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、キャパシタを介して電位が制御される光電荷
蓄積領域を有する光電変換装置に関する。

［従来技術］ 第３図（ａ）は、特開昭８０−１２７５９号公報〜特開
昭８０−１２７８５号公報に記載されている光電変換装
置の平面図、第３図（ｂ）は、そのＩ−Ｉ線断面図であ
る。

両図において、ｎ＋シリコン基板１０１上に光センサセ
ルが形成され配列されており、各光センサセルは５ｉＱ
２　、　Ｓｉ３　Ｎ４　、又はポリシリコン等より成る
素子分離領域１０２によって隣接する光センサセルから
電気的に絶縁されている。

各光センサセルは次のような構成を有する。

エピタキシャル技術等で形成される不純物濃度の低いｎ
−領域１０３上にはｐタイプの不純物をドーピングする
ことでｐ領域１０４が形成され、ｐ領域１Ｇ４には不純
物拡散技術又はイオン注入技術等によってｎ中領域１０
５が形成されている。ｐ領域１０４およびｎ中領域１０
５は、各々バイポーラトランジスタのベースおよびエミ
ッタである。

このように各領域が形成されたｎ−領域１０３上には酸
化膜１０Ｂが形成され、酸化膜１０１１１上に所定の面
積を有するキャパシタ電極１０７が形成されている。キ
ャパシタ電極１０７は酸化膜１０Ｂを挟んでＰ領域１０
４と対向し、キャパシタ電極１０７にパルス電圧を印加
することで浮遊状態にされたｐ領域１０４の電位を制御
する。

その他に、ｎ中領域１０５に接続されたエミッタ電極１
０８．エミッタ電極１０８から信号を外部へ読出す配線
１０９、キャパシタ電極１０７に接続された配線１１０
．基板１０１の裏面に不純物濃度の高いｎ＋領域１１１
、およびバイポーラトランジスタのコレクタに電位を与
えるための電極１１２がそれぞれ形成されている。

次に、基本的な動作を説明する。光１１３はバイポーラ
トランジスタのベースであるｐ領域１０４へ入射し、光
量に対応した電荷がｐ領域１０４に蓄積される（蓄積動
作）、蓄積された電荷によってベース電位は変化し、そ
の電位変化を浮遊状態にしたエミッタ電極１０８から読
出すことで、入射光量に対応した電気信号を得ることが
できる（読出し動作）、また、ｐ領域１０４に蓄積され
た電荷を除去するには、エミッタ電極１０８を接地し、
キャパシタ電極１０７に正電圧のパルスを印加する（リ
フレッシュ動作）、この正電圧を印加することでｐ領域
１０４はｎ中領域１０５に対して順方向にバイアスされ
、蓄積された電荷が除去される。以後上記の蓄積、読出
し、リフレッシュという各動作が繰り返される。

要するに、ここで提案されている方式は、光入射により
発生した電荷を、ベースであるｐ領域１０４に蓄積し、
その蓄積電荷量によってエミッタ電極１０Ｂとコレクタ
電極１１２との間に流れる電流をコントロールするもの
である。したがって、蓄積された電荷を、各セルの増幅
機能により電荷増幅してから読出すわけであり、高出力
、高感度、さらに低雑音を達成できる。

また、光励起によってベースに蓄積されたホールにより
ベースに発生する電位Ｖｐは、Ｑ／Ｃで与えられる。こ
こでＱはベースに蓄積されたホールの電荷量、Ｃはベー
スに接続されている容量である。この式により明白な様
に、高集積化された場合、セル・サイズの縮小と共にＱ
もＣも小さくなることになり、光励起により発生する電
位Ｖｐは、はぼ一定に保たれることがわかる。したがっ
て、ここで提案されている方式は、将来の高解像度化に
対しても有利なものであると言える。

［発明が解決しようとする問題点］ しかしながら、上記従来の光電変換装置では、各セルを
電気的に分離する素子分離領域１０２が誘電体（たとえ
ばＳｉＯ２等）で形成されているために、高解像度化に
適する反面、製造工程が複雑であるという問題点を有し
ていた。

［問題点を解決するための手段］ 上記従来の問題点を解決するために、本発明による光電
変換装置は、 一道雷スＩ半道体よ番１慮る２個の主電極領域と反対導
電型半導体より成る制御電極領域とから成る半導体トラ
ンジスタと、浮遊状態にした前記制御電極領域の電位を
制御するためのキャパシタとを有し、該キャパシタを介
して浮遊状態にした前記制御電極領域の電位を制御する
ことによって、光によって発生したキャリアを前記制御
電極領域に蓄積し、該蓄積によって発生した蓄積電圧を
読出す動作を少なくとも行う光電変換セルが複数個配列
された光電変換装置において、 隣接する前記光電変換セルを電気的に分離するための分
離領域が前記光電変換セルの主電極領域と同じ導電型の
半導体より成り、且つ該分離領域を浮遊状態又は主電極
であるコレクタと同電位にしたことを特徴とする。

［作用１ このように分離領域が主電極領域と同一導電型の半導体
より成るために、通常の拡散法やイオン注入法等によっ
て容易に分離領域を形成できる。

また、セルと分離領域との間に寄生トランジスタが形成
されることがないために、各セルが確実に分離されると
ともに、各動作が安定する。

［実施例］ 以下、本発明の実施例を図面を用いて詳細に説明する。

第１図（ａ）は、本発明による光電変換装置の一実施例
の平面図、第１図（ｂ）および（Ｃ）は、その一つのセ
ルのＡ−Ａ　’線断面図である。

第１図（ａ）および（ｂ）において、ｎシリコン基板１
上にｎ−エピタキシャル層４が形成され、その中にｎ十
素子分離領域８によって相互に電気的に絶縁された光セ
ンサセルが配列されている。

各光センサセルは、ｎ−エピタキシャル層４上にバイポ
ーラトランジスタのｐベース領域８、ｎ＋エミッタ領域
１５、 酸化膜１２を挟んで、ｐベース領域８にパルスを印加す
るためのキャパシタの電極を兼ねている電極用ノポリシ
リコン１４．ｎ十エミッタ領域１５に接続している電極
１８、 そして、ポリシリコン１４に接続した電極１７．基板１
の裏面に不純物濃度の高いｎ十領域２、バイポーラトラ
ンジスタのコレクタに電位を与えるための電極２１、か
ら構成されている。

本実施例の基本動作は、すでに述べたように、まず、負
電位にバイアスされたｐベース領域８を浮遊状態とし、
光励起により発生した電子・ホール対のうちホールをｐ
ベース領域９に蓄積する（蓄積動作）、続いて、エミッ
タ・ベース間を順方向にバイアスして、蓄積されたホー
ルにより発生した蓄積電圧を浮遊状態のエミッタ側へ読
出す（読出し動作）、また、エミッタ側を接地し、キャ
パシタ電極であるポリシリコン１４に正電圧のパルスを
印加することで、ｐベース領域９に蓄積されたホールを
エミッタ側へ除去する　（リフレッシュ動作）、蓄積さ
れていたホールが除去されることで、リフレッシュ用の
正電圧パルスが立下がった時点でｐベース領域９は負電
位にバイアスされた初期状態となる。

この初期状態における空乏層Ｄａの広がりの様子を第１
図（Ｃ）に示す、このように、ｎ十素子分離領域Ｂによ
って、空乏層Ｄｅが隣接するセルの空乏層Ｄｅ’と重な
ることが防止され、各セルは確実に分離される。　　　
　　　゛ 第２図（ａ）〜（ｉ）は１本実施例の製造工程図である
。

まず、第２図（ａ）に示されるように、不純物濃度Ｉ　
Ｘ　１０１５〜５　Ｘ　１０１８ｃｒ３のｎ型シリコン
基板１の裏面に、不純物濃度Ｉ　Ｘ　１０１７〜Ｉ　Ｘ
　１０２０ｃ＋ｓ−３ｃ７）オーミックコンタクト用の
ｎ十層２をＰ、Ａｓ又はｓｂの拡散によって形成する。

続いて、ｎ＋５２上に厚さ３０００〜７０００人の酸化
［３（たとえばＳｉＯ２膜）をＣＶＤ法によって形成す
る。

酸化膜３はバックコートと呼ばれ、基板ｌが熱処理され
る際の不純物蒸気の発生を防止するものである。

次に、基板ｌの表面を、温度１０００℃、１（Ｃ１を２
１膜ｗｉｎ　、　Ｈ２を８０Ｊｌ／ｓｉｎの条件で約１
．５分間エツチングした後、たとえばソースガスＳｉＨ
２ＣＩ２　　（１００％）を１．２１膜ｗｉｎ　、　　
ドーピングガス（Ｈ２希釈ＰＨ３、２０ＰＰＭ　）を１
００　ｃｃ流し、成長温１ｆｆ１０００”ｃ＝、　１９
０〜１１１０↑ｎｒｒの醤圧下Ｌｊｔ−１いで−ｎ−エ
ピタキシャル層４（以下、ｎ一層４とする。）を形成す
る。この時の単結晶成長速度は０．５　ｇｍ／ｓｉｎ　
、厚さは２〜１０ＩＬｍ、そして不純物濃度はｌＸ１０
１２〜１０１Ｑ１０１Ｑ、好ましくは１０１２〜１０１
４ｃｍ−３である　【第２図（ｂ）］。

なお、ｎ一層４の品質を向上させるためには、基板をま
ず１１５０〜１２５０℃の高温処理で表面近傍から酸素
を除去し、その後８００℃程度の長時間熱処理により基
板内部にマイクロディフーエクトを多数発生させ、デヌ
ーデットゾーンを有するイントリンシックゲッタリング
の行える基板にしておくことも極めて有効である。

続いて、ｎ一層４上に厚さ５００〜１５００人のバッフ
ァ用の酸化膜８をパイロジェネック酸化（Ｈ２＋ｏ２　
）　、ウェット酸化（０２＋Ｈ２０）　スｆ　−ム酸化
（Ｎ２　＋Ｈ２０）又はドライ融化により形成する。更
に、積層欠陥等のない良好な酸化膜を得るには、８００
〜１０００℃の温度での高圧酸化が適している。

酸化膜８は、ベース領域をイオン注入によって形成する
際のチャネリング防止および表面欠陥防止のために設け
られる。また、この工程でバックコートの酸化［３は完
全に取り除かれる。

次に、レジスト１０を塗布し、ベース領域となる部分を
選択的に除去する　【第２図（ｃ）］。

続いて、ＢＦ３を材料ガスとして生成されたＢ＋イオン
又はＢＦ２＋イオンをウェハへ打込む、この表面濃度は
Ｉ　Ｘ１０１５　〜５　ＸｌＧ１８ｃｍ−３，望ましく
は１〜２０Ｘ　１０１６ｃｍ−３であり、イオン注入量
は７Ｘ１０１１−Ｉ　Ｘ　１０１５ｃｓ＋−２、望まし
くはｌＸ１０１２〜ｌＸ１０１４ｃｓ＋−２である。

こうしてイオンが注入されると、レジストｌＧを除去し
た後、１０００〜１１００℃、Ｎ２雰囲気で熱拡散によ
ってｐベース領域８を所定の深さまで形成すると同時に
、基板１の表面に酸化膜１１を厚く形成する。続いて、
素子分離領域８を形成する部分の酸化膜１１を選択的に
除去する　【第２図（ｄ）］。

なお、ｐベース領域３の深さは、たとえば０．６〜１　
ｇｍ程度であるが、その深さおよび不純物濃度は以下の
ような考えで決定される。

感度をＬげようとすれば、ｐベース領域８の不純物濃度
を下げてベース・エミッタ間容量Ｃｂｅを小さくするこ
とが望ましい、　Ｃｂｅはほぼ次にょうに与えられる。

ただし、Ｖｂｉはエミッタ・ベース間拡散電位であり、 で与えられる。ここで、εはシリコン結晶の誘電Ｌ　Ｎ
Ｄはエミッタの不純物濃度、ＮＡはベースのエミッタに
隣接する部分の不純物密度、ｎｉは真性キャリア濃度、
Ａｅはベース領域の面積、にはポルツマン定数、Ｔは絶
対温度、ｑは単位電荷量である一Ｎａを小さくする程Ｃ
ｂｅは小さくなって、感度は上昇するが、ＮＡをあまり
小さくしすぎるとベース領域が動作状態で完全に空乏化
してパンチングスルー状態になってしまうため、あまり
低くはできない、ベース領域が完全に空乏化してパンチ
ングスルー状態ならない程度に設定する。

なお、ベース領域９を形成する方法としては。

ＢＳＧをウェハ上に堆積させて、　１１００〜１２００
℃の熱拡散によって不純物Ｂを所定の深さまで拡散させ
て形成する方法もある。

次に、素子分離領域６を形成するためにＢ＋の拡散を行
う、濃度としては１Ｑｉ７〜１０２１ｃｒ３が望ましく
、方法としては、　ＰＯＣｌ２からの拡散およびイオン
注入法があるが、今回はＰＯＣｌ２を用いた方法で良い
結果が得られた０条件は、炉温８５０〜１０００’ｃ、
　ｐｏｃ＋３バブル用のキャリアガス５０〜２００ｃｃ
／ｗｉｎ　、処理時間１０−４０分である。

こうして素子分離領域８およびベース領域８が形成され
ると、更に酸化工程を通して基板ｌ上に厚い酸化膜１２
を形成する。続いて、キャパシタ電極およびエミッタ領
域を形成する部分の酸化膜１２を選択的に除去し、この
開口部に各々ゲート酸化膜７および酸化！！！？　’を
厚さ１００〜１０００人形慮する【第２図（ｅ）］。

その後、　Ａｓドープのポリシリコンを（Ｎ２＋ＳｉＨ
４＋Ａｓ　Ｎ３　）又は（Ｈ２＋ＳｉＨ４＋Ａｓ　Ｎ３
　）ガスでＣＶＤ法により堆積する。堆積温度は５５０
〜９００℃程度、厚さは２０００〜７０００人である。

勿論、ノンドープのポリシリコンをＣＶＤ法で堆積して
おいて、その後Ａｓ又はＰを拡散しても良い、こうして
堆積したポリシリコン膜をフォトリソグラフィ工程で部
分的にエツチング除去し、キャパシタ電極としてのポリ
シリコン１４を形成する【第２図（ｆ）］。

次に、イオン注入法により、エミッタ領域を形成する部
分に酸化膜７′を通してＰ、Ａｓ等の不純物イオンを打
込み、熱処理を行うことでＢ＋エミッタ領域１５を形成
する　［第２図（ｇ）］。

なお、ここではイオン注入法によってエミッタ領域１５
を形成したが、酸化膜７′を除去して、その開口部にポ
リシリコン１４と同時にポリシリコンを堆積させ、熱処
理によってポリシリコン内のＰ又はＡｓ等の不純物をｐ
ベース領域９へ拡散させてｎ十エミッタ領域１５を形成
しても良い。

次に、厚さ３０００〜７０００人のＰＳＧ膜又はＳｉ０
２　ｌ１１１６を上述のガス系のＣＶＤ法で堆積し、続
いて、マスク合せ工程とエツチング工程とによりポリシ
リコン１４上にコンタクトホールを開ける。このコンタ
クトホールに電極１７　（ＡＩ、Ａｌ−５ｉ　、　Ａｌ
−Ｃｕ−５ｉ等の金属）を真空蒸着又はスパッタリング
によって堆積させる　【第２図（ｈ）］。

続いて、ＰＳＧ　［又は５ｉ０２膜等の層間絶縁膜１Ｂ
をＣＶＤ法で厚さ３０００〜８０００人堆積させる。そ
して、ヤスク合せ及びエツチング工程により、エミッタ
領域１５上にコンタクトホールを開け、電極１９　（Ａ
１．　Ａｌ−９ｔ　、　Ａｌ−Ｃｕ−９ｉ等の金属）を
形成する【第２図（ｉ）］。

そして最後に、パッシベーション膜２０　（ＰＳＧ　Ｍ
又はＳｉ３　Ｎ　４膜等）をＣＶＤ法によって形成し、
ウェハ裏面に電極２１　（Ａ１．　Ａｌ−５ｉ　、　Ａ
ｕ等の金属）を形成して、第１図（ａ）および（ｂ）に
示す光電変換装置が完成する。

なお、本実施例では、素子分離領域８にｎ十半導体を用
いたが、勿論これに限定されるものではなく、ＰＮＰバ
イポーラトランジスタであればｐ＋半導体を用いればよ
い。

［発明の効果］ 以上詳細に説明したように、本発明による光電変換装置
は、各セルを電気的に分離する分離領域が各セルの半導
体トランジスタの主電極領域と同一導電型の半導体より
成るために、従来のように複雑な工程によって絶縁物の
分離領域を形成する必要がなく、通常の拡散法やイオン
注入法等によって容易に分離領域を形成できる。また、
セルと分離領域との間に寄生トランジスタが形成される
ことがないために、各セルが確実に分離されるとともに
、各動作が安定する。

【図面の簡単な説明】

第１図（ａ）は、本発明による光電変換装置の−・実施
例の平面図、第１図（ｂ）および（ｅ）は、その一つの
セルのＡ−Ａ　’線断面図、 第２図（ａ）〜（ｉ）は、本実施例の製造工程図、第３
図（ａ）は、特開昭１３０−１２７５９号公報〜特開昭
６０−１２７８５号公報に記載されている光電変換装置
の平面図、第３図（ｂ）は、そのＩ−Ｉ線断面図である
。 １・ｓｏｎシリコン基板 ４ｅ・・ｎ−エピタキシャル層 ６・・・ｎ十素子分離領域 ９−・・ｐベース領域 １２・争・酸化膜 １４Φ・・ポリシリコン（キャパシタ電極）１５ｅｅ＠
１＋エミ−／　夕領域 代理人　　弁理士　山　下　積　子 箱１図（０） 第１図（ｂ） 第２図（０） 第２閃（ｂ） 第２醤（ｄ） 第２は（ｅ） 第２図ｃｔ） 第２図（Ｑ） 第２図（１）

Claims (1)

【特許請求の範囲】
1. （１）一導電型半導体より成る２個の主電極領域と反対
   導電型半導体より成る制御電極領域とから成る半導体ト
   ランジスタと、浮遊状態にした前記制御電極領域の電位
   を制御するためのキャパシタとを有し、該キャパシタを
   介して浮遊状態にした前記制御電極領域の電位を制御す
   ることによって、光によって発生したキャリアを前記制
   御電極領域に蓄積し、該蓄積によって発生した蓄積電圧
   を読出す動作を少なくとも行う光電変換セルが複数個配
   列された光電変換装置において、 隣接する前記光電変換セルを電気的に分 離するための分離領域が前記光電変換セルの主電極領域
   と同じ導電型の半導体より成ることを特徴とする光電変
   換装置。