JPS6313369A - 光電変換装置 - Google Patents
光電変換装置Info
- Publication number
- JPS6313369A JPS6313369A JP61156266A JP15626686A JPS6313369A JP S6313369 A JPS6313369 A JP S6313369A JP 61156266 A JP61156266 A JP 61156266A JP 15626686 A JP15626686 A JP 15626686A JP S6313369 A JPS6313369 A JP S6313369A
- Authority
- JP
- Japan
- Prior art keywords
- region
- main electrode
- electrode region
- electrode
- emitter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000006243 chemical reaction Methods 0.000 title claims description 15
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 21
- 239000012535 impurity Substances 0.000 claims abstract description 16
- 238000009792 diffusion process Methods 0.000 claims abstract description 11
- 239000003990 capacitor Substances 0.000 claims description 9
- 239000004065 semiconductor Substances 0.000 claims description 5
- 238000009825 accumulation Methods 0.000 claims description 4
- 239000000969 carrier Substances 0.000 claims description 2
- 229920005591 polysilicon Polymers 0.000 abstract description 20
- 230000010354 integration Effects 0.000 abstract description 5
- 230000003287 optical effect Effects 0.000 abstract description 4
- 238000005086 pumping Methods 0.000 abstract 3
- 230000003247 decreasing effect Effects 0.000 abstract 1
- 238000000034 method Methods 0.000 description 13
- 239000010410 layer Substances 0.000 description 11
- 239000000758 substrate Substances 0.000 description 10
- 230000003647 oxidation Effects 0.000 description 8
- 238000007254 oxidation reaction Methods 0.000 description 8
- 238000005229 chemical vapour deposition Methods 0.000 description 7
- 239000007789 gas Substances 0.000 description 6
- 238000002955 isolation Methods 0.000 description 6
- 230000007423 decrease Effects 0.000 description 5
- 230000001443 photoexcitation Effects 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- XHXFXVLFKHQFAL-UHFFFAOYSA-N phosphoryl trichloride Chemical compound ClP(Cl)(Cl)=O XHXFXVLFKHQFAL-UHFFFAOYSA-N 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 238000000151 deposition Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 3
- 150000002500 ions Chemical class 0.000 description 3
- 230000035945 sensitivity Effects 0.000 description 3
- XUKUURHRXDUEBC-SXOMAYOGSA-N (3s,5r)-7-[2-(4-fluorophenyl)-3-phenyl-4-(phenylcarbamoyl)-5-propan-2-ylpyrrol-1-yl]-3,5-dihydroxyheptanoic acid Chemical compound C=1C=CC=CC=1C1=C(C=2C=CC(F)=CC=2)N(CC[C@@H](O)C[C@H](O)CC(O)=O)C(C(C)C)=C1C(=O)NC1=CC=CC=C1 XUKUURHRXDUEBC-SXOMAYOGSA-N 0.000 description 2
- 229910019213 POCl3 Inorganic materials 0.000 description 2
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 2
- 229910052681 coesite Inorganic materials 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 229910052906 cristobalite Inorganic materials 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 229910052682 stishovite Inorganic materials 0.000 description 2
- 229910052905 tridymite Inorganic materials 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000012159 carrier gas Substances 0.000 description 1
- 230000005465 channeling Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005247 gettering Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 239000003921 oil Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 230000001698 pyrogenic effect Effects 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 238000007738 vacuum evaporation Methods 0.000 description 1
- 238000009279 wet oxidation reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14681—Bipolar transistor imagers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/148—Charge coupled imagers
- H01L27/14806—Structural or functional details thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
- H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
- H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
- H01L31/11—Devices sensitive to infrared, visible or ultraviolet radiation characterised by two potential barriers, e.g. bipolar phototransistors
- H01L31/1105—Devices sensitive to infrared, visible or ultraviolet radiation characterised by two potential barriers, e.g. bipolar phototransistors the device being a bipolar phototransistor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
- H01L31/1804—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic Table
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
- Y02E10/547—Monocrystalline silicon PV cells
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
- Light Receiving Elements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分￥ｆ］
本発明は、キャパシタを介して電位が制御される光電荷
蓄積領域を有する光電変換装置に関する［従来技術］ 第３図（ａ）は、特願昭Ｇｏ−９２２８８号公報に記載
されている光電変換装置の一例の平面図、第３図（ｂ）
は、その一つのセルのＡ−Ａ ’線断面図である。
蓄積領域を有する光電変換装置に関する［従来技術］ 第３図（ａ）は、特願昭Ｇｏ−９２２８８号公報に記載
されている光電変換装置の一例の平面図、第３図（ｂ）
は、その一つのセルのＡ−Ａ ’線断面図である。
第３図（ａ）および（ｂ）において、ｎシリコン基板ｌ
上にＱ−エピタキシャル層４が形成され、その中にｎ十
素子分離領域６によって相互に電気的に絶縁された光セ
ンサセルが配列されている。
上にＱ−エピタキシャル層４が形成され、その中にｎ十
素子分離領域６によって相互に電気的に絶縁された光セ
ンサセルが配列されている。
各光センサセルは、ｎ−エピタキシャル層４上にバイポ
ーラトランジスタのｐベース領域８、ｎ十エミッタ望域
１５、 酸化膜１２を挟んで、ｐベース領域９にパルスを印加す
るためのキャパシタの電極を兼ねている電極用のポリシ
リコン１４、ｎ＋エミッタ領域１５ニｌｆｉ続している
電極１９、 そして、ポリシリコン１４に接続した電極１７、基板１
の裏面に不純物濃度の高い、＋Ｊ域２．バイポーラトラ
ンジスタのコレクタに電位を与えるだめの電極２１．か
ら構成されている。
ーラトランジスタのｐベース領域８、ｎ十エミッタ望域
１５、 酸化膜１２を挟んで、ｐベース領域９にパルスを印加す
るためのキャパシタの電極を兼ねている電極用のポリシ
リコン１４、ｎ＋エミッタ領域１５ニｌｆｉ続している
電極１９、 そして、ポリシリコン１４に接続した電極１７、基板１
の裏面に不純物濃度の高い、＋Ｊ域２．バイポーラトラ
ンジスタのコレクタに電位を与えるだめの電極２１．か
ら構成されている。
基本動作は、まず、負電位にバイアスされたＰベース領
域８を浮遊状態とし、光励起により発生した電子・ホー
ル対のうちホールをＰベース領域９に蓄積する （蓄積
動作）、続いて、エミッタ参ベース間を順方向にバイア
スして、蓄積されたポールにより発生した蓄ｊＸｉ電圧
を浮遊状態のエミッタ側へ読出す（読出し動作）。また
、エミッタ側を接地し、キャパシタ電極であるポリシリ
コン１４に正電圧のパルスを印加することで、ｐベース
領域９に蓄積されたホールをエミッタ側へ除去する （
シフレ−２シユ動作）、蓄積されていたポールが除去さ
れることで、リフレッシュ用の正電圧パルスが立下がっ
た時点でｐベース領域３は負電位にバイアスされた初期
状態となる。以後、蓄積、読出し、リフレッシュという
各動作が繰返される。
域８を浮遊状態とし、光励起により発生した電子・ホー
ル対のうちホールをＰベース領域９に蓄積する （蓄積
動作）、続いて、エミッタ参ベース間を順方向にバイア
スして、蓄積されたポールにより発生した蓄ｊＸｉ電圧
を浮遊状態のエミッタ側へ読出す（読出し動作）。また
、エミッタ側を接地し、キャパシタ電極であるポリシリ
コン１４に正電圧のパルスを印加することで、ｐベース
領域９に蓄積されたホールをエミッタ側へ除去する （
シフレ−２シユ動作）、蓄積されていたポールが除去さ
れることで、リフレッシュ用の正電圧パルスが立下がっ
た時点でｐベース領域３は負電位にバイアスされた初期
状態となる。以後、蓄積、読出し、リフレッシュという
各動作が繰返される。
ここで提案されている方式は、光入射により発生した電
荷を、ベースであるｐ領域９に蓄積し、その蓄積電荷量
によってエミッタ電極１９とコレクタ電極２１との間に
流れる電流をコントロールするものである。したがって
、蓄積された電荷を、各セルの増幅機能により電荷増幅
してから読出すわけであり、高出力、高感度、さらに低
雑音を達成できる。
荷を、ベースであるｐ領域９に蓄積し、その蓄積電荷量
によってエミッタ電極１９とコレクタ電極２１との間に
流れる電流をコントロールするものである。したがって
、蓄積された電荷を、各セルの増幅機能により電荷増幅
してから読出すわけであり、高出力、高感度、さらに低
雑音を達成できる。
また、光励起によってベースに蓄積されたポールにより
ベースに発生する電位Ｖρは、Ｑ／Ｃで与えられる。こ
こでＱはベースに蓄積されたホールの電荷量、Ｃはベー
スに接続されている容量である。この式により明白な様
に、高集積化された場合、セルΦサイズの縮小と共にＱ
もＣも小さくなることになり、光励起により発生する電
位Ｖｐは、はぼ一定に保たれることがわかる。したがっ
て。
ベースに発生する電位Ｖρは、Ｑ／Ｃで与えられる。こ
こでＱはベースに蓄積されたホールの電荷量、Ｃはベー
スに接続されている容量である。この式により明白な様
に、高集積化された場合、セルΦサイズの縮小と共にＱ
もＣも小さくなることになり、光励起により発生する電
位Ｖｐは、はぼ一定に保たれることがわかる。したがっ
て。
ここで提案されている方式は、将来の高解像度化に対し
ても有利なものであると言える。
ても有利なものであると言える。
［発明が解決しようとする問題点］
しかしながら、上記従来の光電変換装置では、エミッタ
領域１５を形成した後、エミッタ電極１９を形成するた
めのコンタクトホール２２ナエミツタ領域１５上にアラ
イナによって位置合せして形成する必要がある。このた
めに、たとえば画素数１０００Ｘ１０００程度に高集積
化する場合、コンタクトの寸法をほぼ従来通りで、セル
サイズを縮小する必要がある。したがって、セルサイズ
に対するエミッタサイズの割合およびベースサイズの割
合が大きくなり、ベースに発生する電圧Ｖｐが実行的に
低下するという問題点を有していた。
領域１５を形成した後、エミッタ電極１９を形成するた
めのコンタクトホール２２ナエミツタ領域１５上にアラ
イナによって位置合せして形成する必要がある。このた
めに、たとえば画素数１０００Ｘ１０００程度に高集積
化する場合、コンタクトの寸法をほぼ従来通りで、セル
サイズを縮小する必要がある。したがって、セルサイズ
に対するエミッタサイズの割合およびベースサイズの割
合が大きくなり、ベースに発生する電圧Ｖｐが実行的に
低下するという問題点を有していた。
［問題点を解決するための手段］
上記従来の問題点を解決するために、本発明による光電
変換装置は、 一導電型半導体より成る２個の主電極領域と反対導電型
半導体より成る制御電極領域とから成る半導体トランジ
スタと、浮遊状態にした前記制御電極領域の電位を制御
するためのキャパシタとを有し、該キャパシタを介して
浮遊状態にした油脂制御電極領域の電位を制御すること
によって、光によって発生したキャリアを前記制御電極
領域に蓄積し、該蓄積によって発生した蓄積電圧を読出
す動作を少なくとも行う光電変換装置において、前記主
電極領域の一方は、該主電極領域に接合する主電極によ
るセルファラインによって前記制御電極領域内に形成さ
れたことを特徴とする。
変換装置は、 一導電型半導体より成る２個の主電極領域と反対導電型
半導体より成る制御電極領域とから成る半導体トランジ
スタと、浮遊状態にした前記制御電極領域の電位を制御
するためのキャパシタとを有し、該キャパシタを介して
浮遊状態にした油脂制御電極領域の電位を制御すること
によって、光によって発生したキャリアを前記制御電極
領域に蓄積し、該蓄積によって発生した蓄積電圧を読出
す動作を少なくとも行う光電変換装置において、前記主
電極領域の一方は、該主電極領域に接合する主電極によ
るセルファラインによって前記制御電極領域内に形成さ
れたことを特徴とする。
［作用］
このように、制御電極領域内に形成される主電極領域を
、その主電極によるセルファラインによって形成するこ
とによって、その主電極領域。
、その主電極によるセルファラインによって形成するこ
とによって、その主電極領域。
たとえばエミッタ領域の面積を縮小することができ、そ
れに伴い制御電極領域も縮小することができる。したが
って、セルサイズの縮小により光励起電荷Ｑが減少して
も、セルサイズの縮小割合と同程度か、又はそれ以下の
割合に制御電極領域の面積を縮小できるために、光励起
による発生する電位を低下させることなく、高集結化を
達成できる。
れに伴い制御電極領域も縮小することができる。したが
って、セルサイズの縮小により光励起電荷Ｑが減少して
も、セルサイズの縮小割合と同程度か、又はそれ以下の
割合に制御電極領域の面積を縮小できるために、光励起
による発生する電位を低下させることなく、高集結化を
達成できる。
［実施例］
以下、本発明の実施例を図面を用いて詳細に説明する。
第１図（ａ）は、本発明による光電変換装置の一実施例
の平面図、第１図（ｂ）は、その一つのセルのＢ−８’
線断面図である。ただし、第３図に示す従来例と同一機
能を有する部分には同一番号を付して説明は省略する。
の平面図、第１図（ｂ）は、その一つのセルのＢ−８’
線断面図である。ただし、第３図に示す従来例と同一機
能を有する部分には同一番号を付して説明は省略する。
ＥｆＧ１図において、ｎ−エピタキシャル層４には、光
により発生した電荷を蓄量するｐベース領域９が形成さ
れ、さらにｐベース領域３には、ｎ型１不純物がドープ
されたポリシリコンの電極２３からの不純物拡散によっ
て、Ｄ十エミッタ領域１５がセルファラインで形成され
ている。
により発生した電荷を蓄量するｐベース領域９が形成さ
れ、さらにｐベース領域３には、ｎ型１不純物がドープ
されたポリシリコンの電極２３からの不純物拡散によっ
て、Ｄ十エミッタ領域１５がセルファラインで形成され
ている。
このように、ｎ十エミッタ領域１５を電極２３によって
セルファラインで形成することにより、エミッタ面積を
縮小化することができる。
セルファラインで形成することにより、エミッタ面積を
縮小化することができる。
第２図（ａ）〜（ｉ）は１本実施例の製造方法を示す製
造工程図である。
造工程図である。
まず、第２図（ａ）に示されるように、不純物濃度Ｉ
Ｘ １０１５〜５ Ｘ １０１Ｂ１０１Ｂのｎ型シリコ
ン基板１の工面に、不純物濃度ｌＸ１０１７〜Ｉ Ｘ１
０２０ｃ、−３のオーミックコンタクト用のｎ十層２を
Ｐ、Ａｓ又はｓｂの拡散によって形成する。続いて、ｎ
十層２上に厚さ３０００〜７０００人の酸化Ｉｌ！２３
ＣたとえばＳｉＯ２膜）をＣＶＤ法によって形成する。
Ｘ １０１５〜５ Ｘ １０１Ｂ１０１Ｂのｎ型シリコ
ン基板１の工面に、不純物濃度ｌＸ１０１７〜Ｉ Ｘ１
０２０ｃ、−３のオーミックコンタクト用のｎ十層２を
Ｐ、Ａｓ又はｓｂの拡散によって形成する。続いて、ｎ
十層２上に厚さ３０００〜７０００人の酸化Ｉｌ！２３
ＣたとえばＳｉＯ２膜）をＣＶＤ法によって形成する。
酸化膜３はバックコートと呼ばれ、基板１が熱処理され
る際の不純物蒸気の発生を防止するものである。
る際の不純物蒸気の発生を防止するものである。
次に、基板１．の表面を、温度１０００℃、ＨＧＩを２
ｕ／ｓｉｎ 、 Ｎ２を６０ｊｌ／ｍｉｎの条件で約
１．５分間エツチングした後、たとえばソースガス５ｉ
）１２Ｇ＋２ （１００％）を１．２１７ｗ１ｎ、ド
ーピングガス（Ｎ２希釈ＰＨ３、２０ＰＰＭ ）を１０
０ ｃｃ流し、成長温度１０００℃、１２０〜１８０
Ｔｏｒｒの減圧下において、！Ｉ−エピタキシャル層４
（以下、ｎ一層４とする。）を形成する。この時の単結
品成長速度は０．５ ｇｍ／＋ｓｉｎ 、厚さは２〜１
０ＪＬｍ、そして不純物濃度はｌＸ１０１２〜１０１０
ｃｍ−３、好ましくは１Ｑ１２〜１０”ｃ＋ｓ−３であ
る ［第２図（ｂ）］。
ｕ／ｓｉｎ 、 Ｎ２を６０ｊｌ／ｍｉｎの条件で約
１．５分間エツチングした後、たとえばソースガス５ｉ
）１２Ｇ＋２ （１００％）を１．２１７ｗ１ｎ、ド
ーピングガス（Ｎ２希釈ＰＨ３、２０ＰＰＭ ）を１０
０ ｃｃ流し、成長温度１０００℃、１２０〜１８０
Ｔｏｒｒの減圧下において、！Ｉ−エピタキシャル層４
（以下、ｎ一層４とする。）を形成する。この時の単結
品成長速度は０．５ ｇｍ／＋ｓｉｎ 、厚さは２〜１
０ＪＬｍ、そして不純物濃度はｌＸ１０１２〜１０１０
ｃｍ−３、好ましくは１Ｑ１２〜１０”ｃ＋ｓ−３であ
る ［第２図（ｂ）］。
なお、ｎ一層４の品質を向上させるためには、基板をま
ず１１５０〜１２５０℃の高温処理で表面近傍から酸素
を除去し、その後８００℃程度の長時間熱処理により基
板内部にマイクロディフェクトを多数発生させ、デヌー
デットゾーンを有するイントリンシックゲッタリングの
行える基板にしておくことも極めて有効である。
ず１１５０〜１２５０℃の高温処理で表面近傍から酸素
を除去し、その後８００℃程度の長時間熱処理により基
板内部にマイクロディフェクトを多数発生させ、デヌー
デットゾーンを有するイントリンシックゲッタリングの
行える基板にしておくことも極めて有効である。
続いて、ｎ一層４上に厚さ５００〜１５００人のバッフ
ァ用の酸化膜８をパイロジェネック醜化（Ｎ２＋０２
） 、ウェット酸化（０２＋Ｈ２０）スチーム酸化（Ｎ
２ ＋Ｈ２０）又はドライ酸化により形成する。更に、
積層欠陥等のない良好な酸化膜を得るには、８００〜１
０００°Ｃの温度での高圧酸化が適している。
ァ用の酸化膜８をパイロジェネック醜化（Ｎ２＋０２
） 、ウェット酸化（０２＋Ｈ２０）スチーム酸化（Ｎ
２ ＋Ｈ２０）又はドライ酸化により形成する。更に、
積層欠陥等のない良好な酸化膜を得るには、８００〜１
０００°Ｃの温度での高圧酸化が適している。
酸化［８は、ベース領域をイオン注入によって形成する
際のチャネリング防止および表面欠陥防Ｗのために設け
られる。また、この工程でバックコートの酸化ｖ：３は
完全に取り除かれる。
際のチャネリング防止および表面欠陥防Ｗのために設け
られる。また、この工程でバックコートの酸化ｖ：３は
完全に取り除かれる。
次に、レジスト１０を塗布し、ベース領域となる部分を
選択的に除去する ［第２図（Ｃ）］。
選択的に除去する ［第２図（Ｃ）］。
続いて、ＢＦ３を材料ガスとして生成されたＢ十イオン
又はＢＦ２＋イオンをウェハへ打込む、この表面濃度は
Ｉ Ｘ １０１５ 〜５ Ｘ １０１８ｃｍ−３、望ま
しくは１〜２０Ｘ １０１６ｃｒ３であり、イオン注入
量は７×１０１１〜Ｉ Ｘ １０１５ｃｍ−２、望まし
くはｌＸ１０１２〜ｌＸ１０１４ｃｍ−２である・ こうしてイオンが注入されると、レジスト１０を除去し
た後、１０００〜１１００℃、Ｎ２雰囲気で熱拡散によ
ってｐベース領域８を所定の深さまで形成すると同時に
、基板ｌの表面に酸化膜１１を厚く形成する。続いて、
素子分離領域６を形成する部分の酸化Ｉｌ！Ｊ１１を選
択的に除去する 【第２図（ｄ）１゜なお、ｐベース領
域９の深さは、たとえば０．６〜ｌ ｇ、ｍ程度である
が、その深さおよび不純物濃度は以下のような考えで決
定される。
又はＢＦ２＋イオンをウェハへ打込む、この表面濃度は
Ｉ Ｘ １０１５ 〜５ Ｘ １０１８ｃｍ−３、望ま
しくは１〜２０Ｘ １０１６ｃｒ３であり、イオン注入
量は７×１０１１〜Ｉ Ｘ １０１５ｃｍ−２、望まし
くはｌＸ１０１２〜ｌＸ１０１４ｃｍ−２である・ こうしてイオンが注入されると、レジスト１０を除去し
た後、１０００〜１１００℃、Ｎ２雰囲気で熱拡散によ
ってｐベース領域８を所定の深さまで形成すると同時に
、基板ｌの表面に酸化膜１１を厚く形成する。続いて、
素子分離領域６を形成する部分の酸化Ｉｌ！Ｊ１１を選
択的に除去する 【第２図（ｄ）１゜なお、ｐベース領
域９の深さは、たとえば０．６〜ｌ ｇ、ｍ程度である
が、その深さおよび不純物濃度は以下のような考えで決
定される。
感度を上げようとすれば、ｐベース領域Ｓの不純物濃度
を下げてベース・エミッタ間容量Ｃｂｅを小さくするこ
とが望ましい、 Ｃｂｅはほぼ次にように与えられる。
を下げてベース・エミッタ間容量Ｃｂｅを小さくするこ
とが望ましい、 Ｃｂｅはほぼ次にように与えられる。
ただし、 Ｖｂｉはエミッタ・ベース間拡散電位であり
、 で与えられる。ここで、εはシリコン結品の誘電率、Ｎ
はエミッタの不純物濃度、ＮＡはベースのエミッタに
隣接する部分の不純物密度、ｎｉは真性キャリア濃度、
Ａｅはベース領域の面蹟、ｋはポルツマン定数、Ｔは絶
対温度、ｑは単位電荷量である。ＮＡを小さくする程（
ｂｅは小さくなって、感度は上昇するが、ＮＡをあまり
小さくしすぎるとベース領域が動作状、ｆ８で完全に空
乏化してパンチングスルー状態になってしまうため、あ
まり低くはできない。ベース領域が完全に空乏化してパ
ンチングスルー状態ならない程度に設定する。
、 で与えられる。ここで、εはシリコン結品の誘電率、Ｎ
はエミッタの不純物濃度、ＮＡはベースのエミッタに
隣接する部分の不純物密度、ｎｉは真性キャリア濃度、
Ａｅはベース領域の面蹟、ｋはポルツマン定数、Ｔは絶
対温度、ｑは単位電荷量である。ＮＡを小さくする程（
ｂｅは小さくなって、感度は上昇するが、ＮＡをあまり
小さくしすぎるとベース領域が動作状、ｆ８で完全に空
乏化してパンチングスルー状態になってしまうため、あ
まり低くはできない。ベース領域が完全に空乏化してパ
ンチングスルー状態ならない程度に設定する。
なお、ベース領域９を形成する方法としては、ＥＩＳＧ
をウェハ上に堆積させて、１１００〜１２００℃）熱拡
散によって不純物Ｂを所定の深さまで拡散させて形成す
る方法もある。
をウェハ上に堆積させて、１１００〜１２００℃）熱拡
散によって不純物Ｂを所定の深さまで拡散させて形成す
る方法もある。
次に、素子分離領域８を形成するためにｎ＋の拡散を行
う、ｅ度としては１０１７〜＋０２１ｃｒ”が望ましく
、方法としては、ＰＯＣｌ３からの拡散およびイオン注
入法があるが、今回はＰＯＣｌ３を用いた方法で良い結
果が得られた０条件は、炉温８５０〜１０００℃、ＰＯ
Ｃ＋３バブル用のキャリアガス５０〜２００ｃｃ／ｗｉ
ｎ 、処理時間１０〜４０分である。
う、ｅ度としては１０１７〜＋０２１ｃｒ”が望ましく
、方法としては、ＰＯＣｌ３からの拡散およびイオン注
入法があるが、今回はＰＯＣｌ３を用いた方法で良い結
果が得られた０条件は、炉温８５０〜１０００℃、ＰＯ
Ｃ＋３バブル用のキャリアガス５０〜２００ｃｃ／ｗｉ
ｎ 、処理時間１０〜４０分である。
こうして素子分離領域６およびベース領域９が形成され
ると、更に酸化工程を通して基板１上に厚い酸化膜１２
を形成する。続いて、午ヤバシタ電極およびエミッタ領
域を形成する部分の酸化膜１２を選択的に除去し、この
開口部に各々ゲート酸化ｖ７および酸化膜７ ゛を厚さ
１００〜１０００人形成する 【第２図（ｅ）］。
ると、更に酸化工程を通して基板１上に厚い酸化膜１２
を形成する。続いて、午ヤバシタ電極およびエミッタ領
域を形成する部分の酸化膜１２を選択的に除去し、この
開口部に各々ゲート酸化ｖ７および酸化膜７ ゛を厚さ
１００〜１０００人形成する 【第２図（ｅ）］。
その後、Ａｓドープのポリシリコンを（Ｎ２＋ＳｉＨ４
＋Ａｓ Ｎ３ ）又は（Ｈ２＋５ｉ）（４＋Ａｓ Ｎ３
）ガスでＣＶＤ法により堆積する。堆積温度は５５０
〜９００℃程度、厚さは２０００〜７０００人である。
＋Ａｓ Ｎ３ ）又は（Ｈ２＋５ｉ）（４＋Ａｓ Ｎ３
）ガスでＣＶＤ法により堆積する。堆積温度は５５０
〜９００℃程度、厚さは２０００〜７０００人である。
勿論、ノンドープのポリシリコンをＣＶＤ法で堆積して
おいて、その後Ａｓ又はＰを拡散しても良い、こうして
堆積したポリシリコン膜をフォトリングラフィ工程で部
分的にエツチング除去し、キャパシタ電極としてのポリ
シリコン１４を形成する 「第２図（ｆ）ｌ。
おいて、その後Ａｓ又はＰを拡散しても良い、こうして
堆積したポリシリコン膜をフォトリングラフィ工程で部
分的にエツチング除去し、キャパシタ電極としてのポリ
シリコン１４を形成する 「第２図（ｆ）ｌ。
次に、ポリシリコン１４および酸化膜１２上に、居間絶
縁膜としての熱酸化膜２４を厚さ１００〜１０００人形
成する 【第２図（ｇ）］。
縁膜としての熱酸化膜２４を厚さ１００〜１０００人形
成する 【第２図（ｇ）］。
次に、ｐベース領域９内のエミッタ領域を形成しようと
する位こに、コンタクトホール２２を形成する ［第２
図（ｈ）］。
する位こに、コンタクトホール２２を形成する ［第２
図（ｈ）］。
その後、Ａｓドープのポリシリコンを （Ｎ２＋５ｉ）
１４ ＋Ａｓ Ｎ３ ）又は（Ｈ２＋ＳｉＨ４＋ＡＳＨ
３）ガスでＣＶＤ法により堆積する。堆積温度は５５０
〜８００℃程度、厚さは２０００〜７０００人である。
１４ ＋Ａｓ Ｎ３ ）又は（Ｈ２＋ＳｉＨ４＋ＡＳＨ
３）ガスでＣＶＤ法により堆積する。堆積温度は５５０
〜８００℃程度、厚さは２０００〜７０００人である。
勿論、ノンドープのポリシリコンをＣＶＤ法で堆積して
おいて、その後Ａｓを拡散しても良い、こうして堆積し
たポリシリコン膜をフォトリングラフィ工程で部分的に
エツチング除去してポリシリコン電極２５を形成し、熱
処理によってポリシリコン電極２５内のＡｓをｐベース
領域Ｓ内へ拡散させ、ｎ十エミッタ領域１５を自己整合
的に形成する ［第２図（１月。
おいて、その後Ａｓを拡散しても良い、こうして堆積し
たポリシリコン膜をフォトリングラフィ工程で部分的に
エツチング除去してポリシリコン電極２５を形成し、熱
処理によってポリシリコン電極２５内のＡｓをｐベース
領域Ｓ内へ拡散させ、ｎ十エミッタ領域１５を自己整合
的に形成する ［第２図（１月。
なお、エミッタ領域１５を形成した後、ポリシリコン１
４を形成することも可能であるが、エミッタ形成の熱拡
散の後、居間絶縁膜２４を形成する際に更に熱処理が加
わるために、エミッタ領域１５の拡散が進行し、トラン
ジスタのｈｆｅの制御性が低下する。したがって、ポリ
シリコン１４を形成した後、ポリシリコン電極２５を形
成してエミッタ領域ｌ５を形成するのが望ましい。
４を形成することも可能であるが、エミッタ形成の熱拡
散の後、居間絶縁膜２４を形成する際に更に熱処理が加
わるために、エミッタ領域１５の拡散が進行し、トラン
ジスタのｈｆｅの制御性が低下する。したがって、ポリ
シリコン１４を形成した後、ポリシリコン電極２５を形
成してエミッタ領域ｌ５を形成するのが望ましい。
次に、厚さ３０００〜７０００人のＰＳＧ膜又は５ｉ０
２膜１６を上述のガス系のＣＶＤ法で堆積し、続いて、
マスク合せ工程とエツチング工程とによりポリシリコン
１４上にコンタクトホールを開ける。このコンタクトホ
ールに電極１７（ＡＩ 、 Ａｌ−５ｉ 、 Ａ１Ｃｕ
−５ｉ等の金属）を真空蒸着又はスパッタリングによっ
て堆積させる ［第２図（ｊ）］。
２膜１６を上述のガス系のＣＶＤ法で堆積し、続いて、
マスク合せ工程とエツチング工程とによりポリシリコン
１４上にコンタクトホールを開ける。このコンタクトホ
ールに電極１７（ＡＩ 、 Ａｌ−５ｉ 、 Ａ１Ｃｕ
−５ｉ等の金属）を真空蒸着又はスパッタリングによっ
て堆積させる ［第２図（ｊ）］。
続いて、ＰＳＧ膜又はＳｉＯ２膜等の層間絶縁膜１８を
ＣＶＤ法で厚さ３０００〜９０００人堆請させる。そし
て、マスク合せ及びエツチング工程により、エミッタ領
域１５上にコンタクトホールな開け、電極１９ （ＡＩ
、Ａｌ−５ｔ 、 ＡＩ−Ｇｕ−３ｉ等の金属）を形成
する［第２図（ｋ）］。
ＣＶＤ法で厚さ３０００〜９０００人堆請させる。そし
て、マスク合せ及びエツチング工程により、エミッタ領
域１５上にコンタクトホールな開け、電極１９ （ＡＩ
、Ａｌ−５ｔ 、 ＡＩ−Ｇｕ−３ｉ等の金属）を形成
する［第２図（ｋ）］。
そして最後に、パッシベーション膜２０ （ＰＳＧ膜又
はＳｉ３ Ｎ ４ 膜等）をｃｖｎ法によって形成し、
ウェハ裏面に電極２１ （ＡＩ、 Ａｌ−５ｉ 、 Ａ
ｕ等の金属）を形成して、第１図（ａ）および（ｂ）に
示す光電変換装置が完成する。
はＳｉ３ Ｎ ４ 膜等）をｃｖｎ法によって形成し、
ウェハ裏面に電極２１ （ＡＩ、 Ａｌ−５ｉ 、 Ａ
ｕ等の金属）を形成して、第１図（ａ）および（ｂ）に
示す光電変換装置が完成する。
なお、本実施例では、素子分離領域６にｎ千手導体を用
いたが、勿論これに限定されろものではなく、ＰＮＰバ
イポーラトランジスタであればｐ千手導体を用いればよ
い。
いたが、勿論これに限定されろものではなく、ＰＮＰバ
イポーラトランジスタであればｐ千手導体を用いればよ
い。
［発明の効果］
以上詳細に説明したように、本発明による光電変換装置
は、制御電極領域内に形成される主電極領域を、その主
電極によるセルファラインによって形成することによっ
て、その主電極領域、たとえばエミッタ領域の面積を縮
小することができ、それに伴い制御電極領域も縮小する
ことができる。したがって、セルサイズの縮小により光
励起電荷Ｑが減少しても、セルサイズの縮小割合と同程
度か、又はそれ以下の割合に制御電極領域の面積を縮小
できるために、光励起による発生する電位を低下させる
ことなく、高集積化を達成できる。
は、制御電極領域内に形成される主電極領域を、その主
電極によるセルファラインによって形成することによっ
て、その主電極領域、たとえばエミッタ領域の面積を縮
小することができ、それに伴い制御電極領域も縮小する
ことができる。したがって、セルサイズの縮小により光
励起電荷Ｑが減少しても、セルサイズの縮小割合と同程
度か、又はそれ以下の割合に制御電極領域の面積を縮小
できるために、光励起による発生する電位を低下させる
ことなく、高集積化を達成できる。
第１図（ａ）は、本発明による光電変換装置の一実施例
の平面図、第１図（ｂ） 妻＃ガ÷嘘は、その一つのセ
ルのＢ−Ｂ ’線断面図、 第２図（ａ）〜（＋）は、本実施例の製造方法を示す製
造工程図。 第３図（ａ）は、特願昭Ｇｏ−９２２８８号公報に記載
されている光電変換装置の平面図、第３図（ｂ）は、そ
のＡ−Ａ ’線断面図である。 １・・・ｎシリコン基板 ４・・・ｎ−エピタキシャル層 ６・・・ｎ十素子分離領域 ９・伽・ｐベース領域 １２・・・酸化膜 １４−ｅ令ポリシリコン（キャパシタ電極）１５−・・
ｎ十エミッタ領域 １９・・φエミッタ電極 ２２０・−コンタクトホール ２５・・・ポリシリコン電極 代理人 弁理士 山 下 穣 平 ＄１ 図 （Ａン 第１ 図 （Ｂ） 第２図（０） 第２図（ｂ） 第２図（ｄ） 第２図（ｅ） 第２図（ｆ） 第２図（９） 第２図（ｈ） 第２図（ｉＪ 第２図（ｊ）
の平面図、第１図（ｂ） 妻＃ガ÷嘘は、その一つのセ
ルのＢ−Ｂ ’線断面図、 第２図（ａ）〜（＋）は、本実施例の製造方法を示す製
造工程図。 第３図（ａ）は、特願昭Ｇｏ−９２２８８号公報に記載
されている光電変換装置の平面図、第３図（ｂ）は、そ
のＡ−Ａ ’線断面図である。 １・・・ｎシリコン基板 ４・・・ｎ−エピタキシャル層 ６・・・ｎ十素子分離領域 ９・伽・ｐベース領域 １２・・・酸化膜 １４−ｅ令ポリシリコン（キャパシタ電極）１５−・・
ｎ十エミッタ領域 １９・・φエミッタ電極 ２２０・−コンタクトホール ２５・・・ポリシリコン電極 代理人 弁理士 山 下 穣 平 ＄１ 図 （Ａン 第１ 図 （Ｂ） 第２図（０） 第２図（ｂ） 第２図（ｄ） 第２図（ｅ） 第２図（ｆ） 第２図（９） 第２図（ｈ） 第２図（ｉＪ 第２図（ｊ）
Claims (2)
- （１）一導電型半導体より成る２個の主電極領域と反対
導電型半導体より成る制御電極領域とから成る半導体ト
ランジスタと、浮遊状態にした前記制御電極領域の電位
を制御するためのキャパシタとを有し、該キャパシタを
介して浮遊状態にした前記制御電極領域の電位を制御す
ることによって、光によって発生したキャリアを前記制
御電極領域に蓄積し、該蓄積によって発生した蓄積電圧
を読出す動作を少なくとも行う光電変換装置において、 前記主電極領域の一方は、該主電極領域 に接合する主電極によるセルフアラインによって前記制
御電極領域内に形成されたことを特徴とする光電変換装
置。 - （２）上記一方の主電極領域に接合する主電極は、少な
くとも該主電極領域に接合する部分が該主電極領域を形
成するための一導電型不純物を含み、該不純物を上記制
御電極領域に拡散することによって前記主電極領域が形
成されたことを特徴とする特許請求の範囲第１項記載の
光電変換装置（３）上記主電極の少なくとも上記主電極
領域に接合する部分は、上記一導電型不純物を含む多結
晶シリコンから成ることを特徴とする特許請求の範囲第
２項記載の光電変換装置。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61156266A JPS6313369A (ja) | 1986-07-04 | 1986-07-04 | 光電変換装置 |
| DE3750300T DE3750300T2 (de) | 1986-02-04 | 1987-01-30 | Photoelektrisches Umwandlungselement und Verfahren zu seiner Herstellung. |
| AT87300853T ATE109593T1 (de) | 1986-02-04 | 1987-01-30 | Photoelektrisches umwandlungselement und verfahren zu seiner herstellung. |
| EP87300853A EP0232148B1 (en) | 1986-02-04 | 1987-01-30 | Photoelectric converting device and method for producing the same |
| US07/411,219 US5089425A (en) | 1986-02-04 | 1989-09-22 | Photoelectric converting device having an electrode formed across an insulating layer on a control electrode and method for producing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61156266A JPS6313369A (ja) | 1986-07-04 | 1986-07-04 | 光電変換装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6313369A true JPS6313369A (ja) | 1988-01-20 |
Family
ID=15624051
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61156266A Pending JPS6313369A (ja) | 1986-02-04 | 1986-07-04 | 光電変換装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6313369A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0536938U (ja) * | 1991-10-16 | 1993-05-18 | 松下電器産業株式会社 | 受信機のアンテナ入力回路 |
| JP2008258346A (ja) * | 2007-04-04 | 2008-10-23 | Sony Corp | 固体撮像装置の製造方法 |
-
1986
- 1986-07-04 JP JP61156266A patent/JPS6313369A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0536938U (ja) * | 1991-10-16 | 1993-05-18 | 松下電器産業株式会社 | 受信機のアンテナ入力回路 |
| JP2008258346A (ja) * | 2007-04-04 | 2008-10-23 | Sony Corp | 固体撮像装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS61285757A (ja) | 光電変換装置 | |
| US4743955A (en) | Photoelectric converting device | |
| US4326211A (en) | N+PP-PP-P+ Avalanche photodiode | |
| US4816889A (en) | Photoelectric conversion device | |
| KR970011641B1 (ko) | 반도체 장치 및 제조방법 | |
| US5309013A (en) | Photoelectric conversion device | |
| US5104816A (en) | Polysilicon self-aligned bipolar device including trench isolation and process of manufacturing same | |
| US4799099A (en) | Bipolar transistor in isolation well with angled corners | |
| JPS6313369A (ja) | 光電変換装置 | |
| US4742016A (en) | Method of manufacture of a two-phase CCD | |
| EP0231740A2 (en) | A polysilicon self-aligned bipolar device and process of manufacturing same | |
| US5089425A (en) | Photoelectric converting device having an electrode formed across an insulating layer on a control electrode and method for producing the same | |
| JPH0624233B2 (ja) | 光電変換装置 | |
| JPS61252660A (ja) | 光電変換装置 | |
| JPS61252659A (ja) | 光電変換装置 | |
| JPH0620120B2 (ja) | 半導体装置 | |
| JPS61285759A (ja) | 光電変換装置 | |
| JPH0464179B2 (ja) | ||
| JP2858510B2 (ja) | 半導体装置の製造方法 | |
| JPS61265863A (ja) | 光電変換装置 | |
| JPH06505127A (ja) | バイポーラトランジスタ構造及びその製造方法 | |
| JPS6326550B2 (ja) | ||
| KR910007781B1 (ko) | 반도체 메모리 제조방법 | |
| JPH0277130A (ja) | 半導体装置の製造方法 | |
| JPH0566745B2 (ja) |