JPH01143329A - 平坦化方法 - Google Patents

平坦化方法

Info

Publication number
JPH01143329A
JPH01143329A JP30004087A JP30004087A JPH01143329A JP H01143329 A JPH01143329 A JP H01143329A JP 30004087 A JP30004087 A JP 30004087A JP 30004087 A JP30004087 A JP 30004087A JP H01143329 A JPH01143329 A JP H01143329A
Authority
JP
Japan
Prior art keywords
film
etching
electrode
tint
oxidation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP30004087A
Other languages
English (en)
Inventor
Shuichi Nagasawa
秀一 永沢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Institute of Advanced Industrial Science and Technology AIST
Original Assignee
Agency of Industrial Science and Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Agency of Industrial Science and Technology filed Critical Agency of Industrial Science and Technology
Priority to JP30004087A priority Critical patent/JPH01143329A/ja
Publication of JPH01143329A publication Critical patent/JPH01143329A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Drying Of Semiconductors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は集積回路の製造方法に関し、より詳しくはエッ
チバックによる平坦化方法に関する。
(従来の技術) 回路の高集積化、微細化にともない素子表面での凹凸段
差に起因する配線の段切れおよび配線間のショートが大
きな問題となってきている。素子表面の凹凸段差をなく
す方法としてエッチバックによる平坦化プロセス技術は
極めて有望な平坦化方法として期待され、現在各方面で
精力的な開発が行われている。
第2図(a)〜(C)に、従来から知られているエッチ
バックによる平坦化プロセス技術を工程順に説明するた
めの電極部の断面概略図を示す。(昭和61年秋季第4
7回応用物理学会学術講演会27P−ZL−2)第2図
、を用いて従来の技術の説明を行う。第1に、基盤1上
に電極層を形成し、その上に電極形状を規定する有機物
からなるエツチングマスク2を形成した後、前記エツチ
ングマスク2で覆われていない前記電極層をエツチング
で除去することにより電極3を形成する(第2図(a)
)。
第2に、前記エツチングマスク2をアセトン・アルコー
ル等による有機洗浄、o2ガスプラズマによるアッシン
グ等により除去した後、前記電極層をエツチングで除去
した部分および前記電極3上に電第3に、前記5102
絶縁膜4と前記有機膜5のエツチング速度が等しい条件
で、電極3の表面が露出するまでエツチングを行う(エ
ッチバックと称する)(第2図(C))。このときのエ
ツチングの終点は、電極表面の色の変化を肉眼又は顕微
鏡により観察することにより決定する。
本平坦化方法は、以上の様にして形成した平坦面上に第
2の電極を形成し、エツチングにより露出した前記電極
3の表面と直接コンタクトを取る必要がある場合に主に
用いられる平坦化方法である。
以上従来の技術により電極3の上部表面を露出させた状
態で、かつ平坦化された構造を実現することができる。
(発明が解決しようとする問題点) しかし、従来の技術では、エツチングにより電極表面が
露出する時の色彩の変化が明瞭でないため、エツチング
の終点、検出が困難であるという問題点があった。
本発明の目的は、このような従来の平坦化方法の問題点
を除去してエツチングの終点検出を容易にし、その結果
電極の上部表面を完全に露出させた状態で、かつ精度よ
く平坦化された構造を実現する平坦化方法を提供するこ
とにある。
(問題を解決するための手段) 本発明によれば、基盤上に電極層を形成する工程と、前
記電極層の上部表面を陽極酸化法により酸化して酸化膜
を形成する工程と、前記電極層と酸化膜を加工して電極
を形成する工程と、この様にして形成した試料の全面に
前記電極の膜厚以上の膜厚を有する絶縁膜を形成する工
程と、前記絶縁膜上に上部表面が平坦な有機膜を形成す
る工程と、前記絶縁膜と前記有機膜のエツチング速度が
等しい条件で前記酸化膜が除去されるまでエツチングす
ることにより、前記電極の上部表面を露出させかつ同時
に前記絶縁膜の凸部を除去する工程とを具備することを
特徴とする平坦化方法が得られる。
(作用) 本発明における電極上部表面に陽極酸化法により形成さ
れた酸化膜は、下部の電極層とは異なった色彩を有する
ため、エッチバックの際のエツチングによりこの酸化膜
を除去させることにより顕著な色彩の変化を与えるとい
う作用を有する。これにより、電極表面がエツチングに
より露出した時の色彩の変化が明瞭に確認でき、エツチ
ングの終点検出が容易になる。
(実施例) 第1図は、本発明による平坦化方法を工程順に説明する
だめの電極部の断面概略図である。第1図を用′いて本
発明の詳細な説明を行う。
第1に、Siウェーハ10上にスパッタ法により膜厚5
00nm(7)Nb膜20を形成する。次に、陽極酸化
法によりNb膜20の上部表面を酸化し、膜厚30nm
のNb2O5酸化膜30を形成する(第1図(a))。
このときの陽極酸化用電解液には、エチレングリコール
100m1に五ホウ酸アンモニウム9グラムを溶がした
溶液を用いる。
第2に、電極形状を規定する第1のレジスト(MP13
00−31シブレイ・ファーイースト(株)社製)から
なるエツチングマスク40を形成し、CF4ガスを用い
た反応性イオンエツチングにより電極50を形成する(
第1図(b))。その後、エツチングマスク40の残存
物をアセトン・アルコールによる超音波洗浄または、0
2ガスプラズマによるアッシングにより除去する。′ 第3に、スパッタ法によりウェハー全面にわたり膜厚6
00nmのSiO2絶縁膜60を形成する。この上に第
2のレジストMP1400−31シブレイ・ファーイー
スト(株)社製)をスピン塗布し、200°Cで60分
間ベーキングすることにより表面が平坦化された有機膜
70を形成する(第1図(C))。
第4にSi○2絶縁膜60と有機膜70のエツチング速
度が等しい条件で、CF4ガスを用いた反応性イ、オン
エツチングをNb2O,酸化膜30が除去されるまで行
う。このとき、Nb2O,の紫色の金属光沢が消えNb
の白色の金属光沢が現れるのが肉眼または顕微鏡により
明瞭に観察できるので、エツチング終点検出がきわめて
容易である。エツチング条件は、CF4ガス圧3.OP
a、 RF電力100W、8102絶縁膜6および有機
膜7のエツチング速度40nm/min 、 Nb膜2
のエツチング速度15nm/minである。
以上説明した様に本実施例によれば、電極50の上部表
面を露出させた状態で、かつ平坦化された構造(第1図
(d))を容易に実現する三とができる。
(発明の効果) 以上説明したように本発明による平坦化方法により、エ
ッチバックの際のエツチングにより電極表面が露出した
時の色彩の変化が明瞭に確認でき、エツチングの終点検
出が容易になる。その結果、電極表面が完全に露出され
た状態でかつ精度よく平坦化された構造を実現できると
いう効果がある。
【図面の簡単な説明】
第1図は本発明の平坦化方法の実施例を工程順に説明す
るための電極部の断面概略図を示した図である。第2図
は従来のエッチバックによる平坦化方法を工程順に説明
するための電極部の断面概略図である。 10・・・Siウェーハ、20・・・Nb膜、30・・
・Nb2O,酸化膜層、40・・・エツチングマスク、
50・・・電極、60・・・Sio2絶縁膜、70・・
・有機膜、1・・・基板、2・、・エツチングマスク、
3・、・電極、4・・・5i02絶縁膜、5・・・有機
膜工業技術院長 飯塚幸三 灼 〜 \ o           、O ト 0           ”O

Claims (1)

    【特許請求の範囲】
  1.  基盤上に電極層を形成する工程と、前記電極層の上部
    表面を陽極酸化法により酸化して酸化膜を形成する工程
    と、前記電極層と酸化膜を加工して電極を形成する工程
    と、この様にして形成した試料の全面に前記電極の膜厚
    以上の膜厚を有する絶縁膜を形成する工程と、前記絶縁
    膜上に上部表面が平坦な有機膜を形成する工程と、前記
    絶縁膜と前記有機膜のエッチング速度が等しい条件で前
    記酸化膜が除去されるまでエッチングすることにより、
    前記電極の上部表面を露出させかつ同時に前記絶縁膜の
    凸部を除去する工程とを具備することを特徴とする平坦
    化方法。
JP30004087A 1987-11-30 1987-11-30 平坦化方法 Pending JPH01143329A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP30004087A JPH01143329A (ja) 1987-11-30 1987-11-30 平坦化方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP30004087A JPH01143329A (ja) 1987-11-30 1987-11-30 平坦化方法

Publications (1)

Publication Number Publication Date
JPH01143329A true JPH01143329A (ja) 1989-06-05

Family

ID=17879972

Family Applications (1)

Application Number Title Priority Date Filing Date
JP30004087A Pending JPH01143329A (ja) 1987-11-30 1987-11-30 平坦化方法

Country Status (1)

Country Link
JP (1) JPH01143329A (ja)

Similar Documents

Publication Publication Date Title
JPS5828736B2 (ja) 平坦な薄膜の形成方法
JPS60502179A (ja) 金属層を相互接続する方法
US4007103A (en) Planarizing insulative layers by resputtering
DE19520768B4 (de) Verfahren zur Herstellung einer Halbleitervorrichtung mit Dünnfilmwiderstand
US4299679A (en) Method of producing Josephson elements of the tunneling junction type
JPH01143329A (ja) 平坦化方法
JPS59158534A (ja) 半導体装置の製造方法
JPS6394692A (ja) ジヨセフソン接合素子の製造方法
JPS58209176A (ja) ジヨセフソン接合素子の製造方法
JPH0282661A (ja) ジョセフソン接合素子の製造方法
JPS6315457A (ja) 半導体装置の製造方法
JPS63272037A (ja) 半導体基板の処理方法
JPH0634417B2 (ja) ジヨセフソン接合素子の製造方法
JPS63182839A (ja) 半導体装置
JPS63293861A (ja) 半導体装置の製造方法
JPS63226081A (ja) ジヨセフソン集積回路の製造方法
JPS61259540A (ja) 多層配線の製造方法
JPS584944A (ja) 半導体集積回路の製造方法
JPS6386582A (ja) ジヨセフソン接合素子の製造方法
JPH05326507A (ja) 電極または配線形成方法
JPS6010646A (ja) 多層配線方法
JPH038212A (ja) 膜配線及びその製造方法
JPS6028245A (ja) 多層配線半導体装置およびその製造方法
JPH01152774A (ja) ジョセフソン接合素子の形成方法
JPS59113643A (ja) 半導体装置の製造方法