JPH01142833A - データ処理装置 - Google Patents
データ処理装置Info
- Publication number
- JPH01142833A JPH01142833A JP62301235A JP30123587A JPH01142833A JP H01142833 A JPH01142833 A JP H01142833A JP 62301235 A JP62301235 A JP 62301235A JP 30123587 A JP30123587 A JP 30123587A JP H01142833 A JPH01142833 A JP H01142833A
- Authority
- JP
- Japan
- Prior art keywords
- data processing
- unit
- master
- checker
- comparison mode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000007704 transition Effects 0.000 claims description 13
- 238000000034 method Methods 0.000 claims description 10
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 2
- 241000219315 Spinacia Species 0.000 description 1
- 235000009337 Spinacia oleracea Nutrition 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
Landscapes
- Hardware Redundancy (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はデータ処理装置に関し、特にデータの信顛性向
上を目的とした２重化比較方式を使用するデータ処理装
置に関する。
上を目的とした２重化比較方式を使用するデータ処理装
置に関する。
従来より、２重化比較方式を使用するデータ処理装置は
種々存在する。なかでも−船釣に使用されている方式と
しては、ｒｌＥＥＥ ＭＩＣＲＯＤｅｃｅｍｂｅｒ
１９８４Ｊ誌のｒＦａｕｌｔ Ｔｏｌｅｒａｎｃｅ
Ａｃｈｉｅｖｅｄ ｉｎ ＶＬＳＩＪで紹介さ
れているｒＦｕｎｃ ｔ １ｏｎａｌ ｒｅｄｕｎｄ
ａｎｃｙ ｃｈｅｃｋｉｎｇＪ方式が挙げられる。こ
の方式は、マスタユニットの出力データをバスを介して
チェッカユニットに入力し、チェッカユニット内の比較
回路でチェッカユニットの内部のデータと比較し、両者
が不一致の場合（以下、この場合のエラーを比較エラー
という）にはエラー信号を発生してデータ処理装置を停
止する方式であった。
種々存在する。なかでも−船釣に使用されている方式と
しては、ｒｌＥＥＥ ＭＩＣＲＯＤｅｃｅｍｂｅｒ
１９８４Ｊ誌のｒＦａｕｌｔ Ｔｏｌｅｒａｎｃｅ
Ａｃｈｉｅｖｅｄ ｉｎ ＶＬＳＩＪで紹介さ
れているｒＦｕｎｃ ｔ １ｏｎａｌ ｒｅｄｕｎｄ
ａｎｃｙ ｃｈｅｃｋｉｎｇＪ方式が挙げられる。こ
の方式は、マスタユニットの出力データをバスを介して
チェッカユニットに入力し、チェッカユニット内の比較
回路でチェッカユニットの内部のデータと比較し、両者
が不一致の場合（以下、この場合のエラーを比較エラー
という）にはエラー信号を発生してデータ処理装置を停
止する方式であった。
上述した従来の２重化比較方式を使用するデータ処理装
置では、比較エラーが発生した場合にはデータ処理装置
が停止してしまい比較エラーに係るデータを利用者が解
析してからその利用者によりデータ処理装置を再起動す
るようになっているので、比較エラーの原因が単純なノ
イズによるもの等であってもデータ処理装置を再起動す
るために人手を介する必要があるという欠点がある。
置では、比較エラーが発生した場合にはデータ処理装置
が停止してしまい比較エラーに係るデータを利用者が解
析してからその利用者によりデータ処理装置を再起動す
るようになっているので、比較エラーの原因が単純なノ
イズによるもの等であってもデータ処理装置を再起動す
るために人手を介する必要があるという欠点がある。
さらに、上述のように再起動に人手を介するので、再起
動するまでのデータ処理装置の停止期間が長くなるとい
う欠点がある。
動するまでのデータ処理装置の停止期間が長くなるとい
う欠点がある。
本発明の目的は、上述の点に鑑み、比較エラーが発生し
てもデータ処理装置が停止することなく自動的にエラー
処理を行い、２重化比較モードでのデータ処理の再開に
ついても人手による労力を必要としないで速やかに行う
ことができるデータ処理装置を提供することにある。
てもデータ処理装置が停止することなく自動的にエラー
処理を行い、２重化比較モードでのデータ処理の再開に
ついても人手による労力を必要としないで速やかに行う
ことができるデータ処理装置を提供することにある。
本発明のデータ処理装置は、２台のデータ処理ユニット
を同一のバスに接続して同時に同一の動作をさせ一方の
データ処理ユニットがバスを駆動するマスタユニットと
して動作するときに他方のデータ処理ユニットがマスタ
ユニットにより出力されたバス上のデータを取り込んで
内部のデータと比較するチェッカユニットとして動作す
る構成の２重化比較方式を使用するデータ処理装置にお
いて、２台のデータ処理ユニットに２重化比較モードの
動作を指示する２重化比較モード動作指示手段と、２台
のデータ処理ユニットの一方をマスタユニットに指定し
他方をチェッカユニットに指定するマスタ／チェッカ指
定手段と、２台のデータ処理ユニットが２重化比較モー
ドの動作を行っている場合に前記マスタ／チェッカ指定
手段によりチェッカユニットに指定されているｙ−り処
理ユニットから報告される比較エラーに応答して前記２
重化比較モード動作指示手段の指示をリセットして前記
マスタ／チェッカ指定手段によりマスタユニットに指定
されているデータ処理ユニットの単独動作に移行させる
単独動作移行手段と、比較エラーのエラー処理のために
単独動作を行っているデータ処理ユニットで発行される
２重化比較モード命令に基づき前記２重化比較モード動
作指示手段の指示をセットし２台のデータ処理ユニット
による２重化比較モードの動作に移行させる２重化比較
モード動作移行手段と、この２重化比較モード動作移行
手段による前記２重化比較モード動作指示手段の指示の
セットに応答して前記マスタ／チェッカ指定手段により
マスタユニットに指定されているデータ処理ユニットの
内部状態をシフトバスを介して前記マスタ／チェッカ指
定手段によりチェッカユニットに指定されているデータ
処理ユニットに移植し２台のデータ処理ユニットの内部
状態を同一にするシフトバス制御手段とを有する。
を同一のバスに接続して同時に同一の動作をさせ一方の
データ処理ユニットがバスを駆動するマスタユニットと
して動作するときに他方のデータ処理ユニットがマスタ
ユニットにより出力されたバス上のデータを取り込んで
内部のデータと比較するチェッカユニットとして動作す
る構成の２重化比較方式を使用するデータ処理装置にお
いて、２台のデータ処理ユニットに２重化比較モードの
動作を指示する２重化比較モード動作指示手段と、２台
のデータ処理ユニットの一方をマスタユニットに指定し
他方をチェッカユニットに指定するマスタ／チェッカ指
定手段と、２台のデータ処理ユニットが２重化比較モー
ドの動作を行っている場合に前記マスタ／チェッカ指定
手段によりチェッカユニットに指定されているｙ−り処
理ユニットから報告される比較エラーに応答して前記２
重化比較モード動作指示手段の指示をリセットして前記
マスタ／チェッカ指定手段によりマスタユニットに指定
されているデータ処理ユニットの単独動作に移行させる
単独動作移行手段と、比較エラーのエラー処理のために
単独動作を行っているデータ処理ユニットで発行される
２重化比較モード命令に基づき前記２重化比較モード動
作指示手段の指示をセットし２台のデータ処理ユニット
による２重化比較モードの動作に移行させる２重化比較
モード動作移行手段と、この２重化比較モード動作移行
手段による前記２重化比較モード動作指示手段の指示の
セットに応答して前記マスタ／チェッカ指定手段により
マスタユニットに指定されているデータ処理ユニットの
内部状態をシフトバスを介して前記マスタ／チェッカ指
定手段によりチェッカユニットに指定されているデータ
処理ユニットに移植し２台のデータ処理ユニットの内部
状態を同一にするシフトバス制御手段とを有する。
本発明のデータ処理装置では、２重化比較モード動作指
示手段が２台のデータ処理ユニットに２重化比較モード
の動作を指示し、マスタ／チェッカ指定手段が２台のデ
ータ処理ユニットの一方をマスタユニットに指定し他方
をチェッカユニットに指定し、単独動作移行手段が２台
のデータ処理ユニットが２重化比較モードの動作を行っ
ている場合にチェッカユニットから報告される比較エラ
ーに応答して２重化比較モード動作指示手段の指示をリ
セットしてマスタユニットの単独動作に移行させ、２重
化比較モード動作移行手段が比較エラーのエラー処理の
ために単独動作を行っているデータ処理ユニットで発行
される２重化比較命令に基づき２重化比較モード動作指
示手段の指示をセットし２台のデータ処理ユニットによ
る２重化比較モードの動作に移行させ、シフトパス制御
手段が２重化比較モード動作移行手段による２重化比較
モード動作指示手段の指示のセットに応答してマスタユ
ニットの内部状態をシフトパスを介してチェッカユニッ
トに移植し２台のデータ処理ユニットの内部状態を同一
にする。
示手段が２台のデータ処理ユニットに２重化比較モード
の動作を指示し、マスタ／チェッカ指定手段が２台のデ
ータ処理ユニットの一方をマスタユニットに指定し他方
をチェッカユニットに指定し、単独動作移行手段が２台
のデータ処理ユニットが２重化比較モードの動作を行っ
ている場合にチェッカユニットから報告される比較エラ
ーに応答して２重化比較モード動作指示手段の指示をリ
セットしてマスタユニットの単独動作に移行させ、２重
化比較モード動作移行手段が比較エラーのエラー処理の
ために単独動作を行っているデータ処理ユニットで発行
される２重化比較命令に基づき２重化比較モード動作指
示手段の指示をセットし２台のデータ処理ユニットによ
る２重化比較モードの動作に移行させ、シフトパス制御
手段が２重化比較モード動作移行手段による２重化比較
モード動作指示手段の指示のセットに応答してマスタユ
ニットの内部状態をシフトパスを介してチェッカユニッ
トに移植し２台のデータ処理ユニットの内部状態を同一
にする。
次に、本発明について図面を参照して詳細に説明する。
第１図は、本発明のデータ処理装置の一実施例の構成を
示すブロック図である。本実施例のデータ処理装置は、
２重化比較モードリセット回路１０１ ど、２重化比較
モードセット回路１０２と、マスタ／チエ・２力指定回
路１０３と、シフトパス制御回路１０４と、データ処理
ユニット制御回路１０６゜命令解読回路１０７および比
較回路１０８等から構成されているデータ処理ユニット
１０５と、データ処理ユニット制御回路１１０．命令解
読回路１１１および比較回路１１２等から構成されてい
るデータ処理ユニット１０９と、内部パス１１３と、メ
モリ装置１１４と、シフトパス回路１１５と、オアゲー
ト１１６と、ノアゲート１１７と、アンドゲート１１８
と、ツノトゲ−目１９とを含んで構成されている。
示すブロック図である。本実施例のデータ処理装置は、
２重化比較モードリセット回路１０１ ど、２重化比較
モードセット回路１０２と、マスタ／チエ・２力指定回
路１０３と、シフトパス制御回路１０４と、データ処理
ユニット制御回路１０６゜命令解読回路１０７および比
較回路１０８等から構成されているデータ処理ユニット
１０５と、データ処理ユニット制御回路１１０．命令解
読回路１１１および比較回路１１２等から構成されてい
るデータ処理ユニット１０９と、内部パス１１３と、メ
モリ装置１１４と、シフトパス回路１１５と、オアゲー
ト１１６と、ノアゲート１１７と、アンドゲート１１８
と、ツノトゲ−目１９とを含んで構成されている。
ここで、データ処理ユニット１０５．データ処理ユニッ
ト制御回路１０６．命令解読回路１０７および比較回路
１０８は、それぞれデータ処理ユニット１０９、データ
処理ユニット制御回路１１０．命令解読回路１１１およ
び比較回路１１２と等価な回路である。
ト制御回路１０６．命令解読回路１０７および比較回路
１０８は、それぞれデータ処理ユニット１０９、データ
処理ユニット制御回路１１０．命令解読回路１１１およ
び比較回路１１２と等価な回路である。
なお、２重化比較モードセット回路１０２およびアンド
ゲート１１８によりデータ処理ユニット１０５および１
０９に２重化比較モードの動作を指示する２重化比較モ
ード動作指示手段が実現され、マスタ／チェッカ措定回
路１０３およびノントゲート１１９によりデータ処理ユ
ニット１０５および１０９の一方をマスタユニットに指
定し他方をチェッカユニットに指定するマスタ／チェッ
カ指定手段が実現され、２重化比較モードリセット回路
１０１．オアゲート１１６およびアンドゲート１１８に
よりデータ処理ユニット１０５および１０９が２重化比
較モードの動作を行っている場合にチェッカユニットか
ら報告される比較エラーに応答して２重化比較モード動
作指示手段の指示をリセットしてマスタユニットの単独
動作に移行させる単独動作移行手段が実現され、２重化
比較モードリセット回路１０１゜ノアゲー目１７および
アントゲ−［１８により比較エラーのエラー処理のため
に単独動作を行っているデータ処理ユニット１０５また
は１０９で発行される２重化比較モード命令に基づき２
重化比較モード動作指示手段の指示をセットしデータ処
理ユニット１０５および１０９による２重化比較モード
の動作に移行させる２重化比較モード動作移行手段が実
現され、シフトパス制御回路１０４およびシフトバス回
路１１５により２重化比較モード動作移行手段による２
重化比較モード動作指示手段の指示のセットに応答して
マスタユニットの内部状態をシフトパスを介してチェッ
カユニットに移植しデータ処理ユニット１０５および１
０９の内部状態を同一にする制？８（以下、シフトパス
制御という）を行うシフトパス制御手段が実現される。
ゲート１１８によりデータ処理ユニット１０５および１
０９に２重化比較モードの動作を指示する２重化比較モ
ード動作指示手段が実現され、マスタ／チェッカ措定回
路１０３およびノントゲート１１９によりデータ処理ユ
ニット１０５および１０９の一方をマスタユニットに指
定し他方をチェッカユニットに指定するマスタ／チェッ
カ指定手段が実現され、２重化比較モードリセット回路
１０１．オアゲート１１６およびアンドゲート１１８に
よりデータ処理ユニット１０５および１０９が２重化比
較モードの動作を行っている場合にチェッカユニットか
ら報告される比較エラーに応答して２重化比較モード動
作指示手段の指示をリセットしてマスタユニットの単独
動作に移行させる単独動作移行手段が実現され、２重化
比較モードリセット回路１０１゜ノアゲー目１７および
アントゲ−［１８により比較エラーのエラー処理のため
に単独動作を行っているデータ処理ユニット１０５また
は１０９で発行される２重化比較モード命令に基づき２
重化比較モード動作指示手段の指示をセットしデータ処
理ユニット１０５および１０９による２重化比較モード
の動作に移行させる２重化比較モード動作移行手段が実
現され、シフトパス制御回路１０４およびシフトバス回
路１１５により２重化比較モード動作移行手段による２
重化比較モード動作指示手段の指示のセットに応答して
マスタユニットの内部状態をシフトパスを介してチェッ
カユニットに移植しデータ処理ユニット１０５および１
０９の内部状態を同一にする制？８（以下、シフトパス
制御という）を行うシフトパス制御手段が実現される。
第２図は、シフトパス回路１１５等によるシフトパス制
御の態様を示すブロック図である。
御の態様を示すブロック図である。
第２図を参照すると、データ処理ユニット１０５および
１０９は、レジスタ等を構成するＦ／Ｆ （Ｆｌｉｐ／
Ｆｌｏｐ）群１２０および１２１を有している。
１０９は、レジスタ等を構成するＦ／Ｆ （Ｆｌｉｐ／
Ｆｌｏｐ）群１２０および１２１を有している。
シフトパス回路１１５は、マスタユニット内のＦ／Ｆ群
１２０または１２１の内容をシフトアウトしてマスタユ
ニットおよびチェッカユニット内のＦ／Ｆ群１２０およ
び１２１の内容としてシフトインするためのパスである
シフトパス（シフトパス内においてはＦ／Ｆ群１２０お
よび１２１中のＦ／Ｆは直列に接続されている）の切換
えを行う内部セレクタ１２２を存して構成されている。
１２０または１２１の内容をシフトアウトしてマスタユ
ニットおよびチェッカユニット内のＦ／Ｆ群１２０およ
び１２１の内容としてシフトインするためのパスである
シフトパス（シフトパス内においてはＦ／Ｆ群１２０お
よび１２１中のＦ／Ｆは直列に接続されている）の切換
えを行う内部セレクタ１２２を存して構成されている。
次に、このように構成された本実施例のデータ処理装置
の動作について説明する。
の動作について説明する。
メモリ装置１１４等を使用してデータ処理を行うデータ
処理ユニット１０５および１０９は、２重化比較モード
リセット回路１０１の出力の否定と２重化比較モードセ
ット回路１０２の出力とを入力とするアントゲ−Ｈ２Ｏ
の出力とマスタ／チェッカ指定回路１０３の出力とに基
づいて、自己がマスタユニットとして動作すべきかチェ
ッカユニットとして動作すべきか等をデータ処理ユニッ
ト制御回路１０６および１１０において判断する。
処理ユニット１０５および１０９は、２重化比較モード
リセット回路１０１の出力の否定と２重化比較モードセ
ット回路１０２の出力とを入力とするアントゲ−Ｈ２Ｏ
の出力とマスタ／チェッカ指定回路１０３の出力とに基
づいて、自己がマスタユニットとして動作すべきかチェ
ッカユニットとして動作すべきか等をデータ処理ユニッ
ト制御回路１０６および１１０において判断する。
すなわち、データ処理ユニット制御回路１０６および１
１０で受は取られるアントゲ−目１８の出力およびマス
タ／チェッカ指定回路１０３の出力に基づく値（データ
処理ユニット１０５においてはノットゲート１１９によ
りマスタ／チェッカ指定回路１０３の出力が反転されて
人力される）が、それぞれ１（ＨＩＧＨ信号）および１
のときには自己が２重化比較モードにおけるマスタユニ
ットであると判断し、１およびＱ （ＬＯＷ信号）のと
きには自己が２重化比較モードにおけるチェッカユニッ
トであると判断し、０および１のときには自己が単独動
作を行うと判断し、０および０のときには他のデータ処
理ユニット１０５または１０９が単独動作を行い自己は
無動作となると判断する。
１０で受は取られるアントゲ−目１８の出力およびマス
タ／チェッカ指定回路１０３の出力に基づく値（データ
処理ユニット１０５においてはノットゲート１１９によ
りマスタ／チェッカ指定回路１０３の出力が反転されて
人力される）が、それぞれ１（ＨＩＧＨ信号）および１
のときには自己が２重化比較モードにおけるマスタユニ
ットであると判断し、１およびＱ （ＬＯＷ信号）のと
きには自己が２重化比較モードにおけるチェッカユニッ
トであると判断し、０および１のときには自己が単独動
作を行うと判断し、０および０のときには他のデータ処
理ユニット１０５または１０９が単独動作を行い自己は
無動作となると判断する。
なお、データ処理ユニット１０５および１０９に対して
原則として（比較エラーの発生等で２重化比較モードリ
セット回路１０１の出力が１にならない限り）２重化比
較モードの動作を指示するために、２重化比較モードセ
ット回路１０２はあらかじめ出力が１になるようにセッ
トされている。
原則として（比較エラーの発生等で２重化比較モードリ
セット回路１０１の出力が１にならない限り）２重化比
較モードの動作を指示するために、２重化比較モードセ
ット回路１０２はあらかじめ出力が１になるようにセッ
トされている。
データ処理ユニット１０５および１０９の一方がマスタ
ユニットに他方がチエ・７カユニツトになるように排他
的にマスタ／チェッカ指定回路１０３により指定され、
かつアンドゲート１１８の出力が１とされてデータ処理
装置が２重化比較モードで動作している場合に、チェッ
カユニットが内部パス１１３を介して入力するマスタユ
ニットの出力データと自己の内部のデータとの差異に基
づく比較エラーの発行を比較回路１０８または１１２に
より行ったときには、２重化比較モードリセット回路１
０１の出力がオアゲート１１６の出力に基づいて１にセ
ットされ（アンドゲート１１８の入力の１つは２重化比
較モードリセット回路１０１の出力が反転されて０にな
る）、あらかじめ１にセットされている２重化比較モー
ドセット回路１０２の出力がアンドゲート１１Ｂでマス
クされる。
ユニットに他方がチエ・７カユニツトになるように排他
的にマスタ／チェッカ指定回路１０３により指定され、
かつアンドゲート１１８の出力が１とされてデータ処理
装置が２重化比較モードで動作している場合に、チェッ
カユニットが内部パス１１３を介して入力するマスタユ
ニットの出力データと自己の内部のデータとの差異に基
づく比較エラーの発行を比較回路１０８または１１２に
より行ったときには、２重化比較モードリセット回路１
０１の出力がオアゲート１１６の出力に基づいて１にセ
ットされ（アンドゲート１１８の入力の１つは２重化比
較モードリセット回路１０１の出力が反転されて０にな
る）、あらかじめ１にセットされている２重化比較モー
ドセット回路１０２の出力がアンドゲート１１Ｂでマス
クされる。
すなわち、比較エラーが発生した場合にアンドゲート１
１８の出力は０となり、データ処理ユニット１０５およ
び１０９は単独動作の状態および無動作の状態のいずれ
か（一方のデータ処理ユニット１０５または１０９が単
独動作の状態で他のデータ処理ユニット１０５または１
０９が無動作の状態となる）しかとることができなくな
る。
１８の出力は０となり、データ処理ユニット１０５およ
び１０９は単独動作の状態および無動作の状態のいずれ
か（一方のデータ処理ユニット１０５または１０９が単
独動作の状態で他のデータ処理ユニット１０５または１
０９が無動作の状態となる）しかとることができなくな
る。
逆にいえば、比較エラーが発生してもデータ処理ユニッ
） １０５および１０９のいずれか（マスタ／チェッカ
指定回路１０３によりマスタユニットに指定されている
データ処理ユニット１０５または１０９）は動作を停止
することなく比較エラーに対するエラー処理等のために
単独動作を行うこととなる。
） １０５および１０９のいずれか（マスタ／チェッカ
指定回路１０３によりマスタユニットに指定されている
データ処理ユニット１０５または１０９）は動作を停止
することなく比較エラーに対するエラー処理等のために
単独動作を行うこととなる。
上述のような比較エラーの発生により単独動作を行って
いるデータ処理ユニット１０５または１０９の命令解読
回路１０７または１１１から比較エラーに対するエラー
処理ルーチンの実行の過程で２重化比較モード命令（２
重化比較モードを指示する命令）が発行されると、ノア
ゲート１１７の２つの入力のいずれかが１となって出力
が０となり、２重化比較モードリセット回路１０１がＭ
Ｒ端子からマスクリセットされて出力が０となる。これ
により、アンドゲート１１８による２重化比較モードセ
ット回路１０２の出力のマスクが解除され（アントゲ−
目１８における２重化比較モードリセット回路１０１か
らの反転入力が１となる）アンドゲート１１Ｂの出力が
１となってデータ処理装置は２重化比較モードになり、
データ処理ユニット１０５および１０９はマスタ／チェ
ッカ指定回路１０３の指定に基づくマスタユニットまた
はチェッカユニットとしての動作を人手を介さずに再開
することになる。
いるデータ処理ユニット１０５または１０９の命令解読
回路１０７または１１１から比較エラーに対するエラー
処理ルーチンの実行の過程で２重化比較モード命令（２
重化比較モードを指示する命令）が発行されると、ノア
ゲート１１７の２つの入力のいずれかが１となって出力
が０となり、２重化比較モードリセット回路１０１がＭ
Ｒ端子からマスクリセットされて出力が０となる。これ
により、アンドゲート１１８による２重化比較モードセ
ット回路１０２の出力のマスクが解除され（アントゲ−
目１８における２重化比較モードリセット回路１０１か
らの反転入力が１となる）アンドゲート１１Ｂの出力が
１となってデータ処理装置は２重化比較モードになり、
データ処理ユニット１０５および１０９はマスタ／チェ
ッカ指定回路１０３の指定に基づくマスタユニットまた
はチェッカユニットとしての動作を人手を介さずに再開
することになる。
この再開にあたって、シフトパス制御回路１０４がノア
ゲー目１７の出力の０に基づいて駆動され、シフトパス
回路１１５によってデータ処理ユニット１０５および１
０９が同一の内部状態に設定される。
ゲー目１７の出力の０に基づいて駆動され、シフトパス
回路１１５によってデータ処理ユニット１０５および１
０９が同一の内部状態に設定される。
すなわち、まずデータ処理装置が２重化比較モードであ
ることを示すアンドゲート１１８の出力およびマスタ／
チェッカ指定回路１０３の出力（データ処理ユニット１
０５および１０９のいずれがマスタユニット（単独動作
を行っていたデータ処理ユニット１０５゜または１０９
がマスタユニットになる）であるかを示す信号）がシフ
トパス制御回路１０４に報告される。
ることを示すアンドゲート１１８の出力およびマスタ／
チェッカ指定回路１０３の出力（データ処理ユニット１
０５および１０９のいずれがマスタユニット（単独動作
を行っていたデータ処理ユニット１０５゜または１０９
がマスタユニットになる）であるかを示す信号）がシフ
トパス制御回路１０４に報告される。
この報告に基づいてシフトパス制御回路１０４では、シ
フトパス制御の必要性が確認されるとともにデータ処理
ユニット１０５および１０９のいずれがマスタユニット
であるかということが！！識され、その認識に基づいて
シフトパス回路１１５を制御する信号が出力される。
フトパス制御の必要性が確認されるとともにデータ処理
ユニット１０５および１０９のいずれがマスタユニット
であるかということが！！識され、その認識に基づいて
シフトパス回路１１５を制御する信号が出力される。
シフトパス回路１１５では、シフトパス制御回路１０４
からの出力に基づいて内部セレクタ１２２が切り換えら
れて適切なシフトパスが構成されてデータ処理ユニット
１０５および１０９の間の内部状態の移植が行われる。
からの出力に基づいて内部セレクタ１２２が切り換えら
れて適切なシフトパスが構成されてデータ処理ユニット
１０５および１０９の間の内部状態の移植が行われる。
まず、データ処理ユニット１０５がマスタユニットの場
合（直前にデータ処理ユニット１０５の単独動作が行わ
れていた場合）には、シフトパスにおけるデータ処理ユ
ニット１０５の出力部（シフトパス回路１１５の入力部
）がシフトパスにおけるデータ処理ユニット１０５自身
の入力部（シフトパス回路１１５の出力部）およびシフ
トパスにおけるデータ処理ユニット１０９の入力部（シ
フトパス回路１１５の出力部）に接続されるようにシフ
トパスが構成される（内部セレクタ１２２中の「０」で
示される入力部とシフトパス回路１１５の出力部（デー
タ処理ユニット１０５および１０９の入力部）とが接続
される）。
合（直前にデータ処理ユニット１０５の単独動作が行わ
れていた場合）には、シフトパスにおけるデータ処理ユ
ニット１０５の出力部（シフトパス回路１１５の入力部
）がシフトパスにおけるデータ処理ユニット１０５自身
の入力部（シフトパス回路１１５の出力部）およびシフ
トパスにおけるデータ処理ユニット１０９の入力部（シ
フトパス回路１１５の出力部）に接続されるようにシフ
トパスが構成される（内部セレクタ１２２中の「０」で
示される入力部とシフトパス回路１１５の出力部（デー
タ処理ユニット１０５および１０９の入力部）とが接続
される）。
このようにして構成されたシフトパスを介してデータ処
理ユニット１０５の内部状ａ （Ｆ／Ｆ群１２０の内容
）がシフトパス回路１１５にシフトアウトされてシフト
パス回路１１５からデータ処理ユニソ目０５および１０
９にシフトインされ、データ処理ユニッ）１０５および
１０９の内部状態（Ｆ／Ｆ群１２０および１２１の内容
）が同一にされる（データ処理ユニソ目０５の内部状態
がデータ処理ユニット１０９に移植される）。
理ユニット１０５の内部状ａ （Ｆ／Ｆ群１２０の内容
）がシフトパス回路１１５にシフトアウトされてシフト
パス回路１１５からデータ処理ユニソ目０５および１０
９にシフトインされ、データ処理ユニッ）１０５および
１０９の内部状態（Ｆ／Ｆ群１２０および１２１の内容
）が同一にされる（データ処理ユニソ目０５の内部状態
がデータ処理ユニット１０９に移植される）。
また、データ処理ユニット１０９がマスタユニットの場
合（直前にデータ処理ユニット１０９の単独動作が行わ
れていた場合）には、シフトパスにおけるデータ処理ユ
ニット１０９の出力部（シフトパス回路１１５の入力部
）がシフトパスにおけるデータ処理ユニット１０９自身
の入力部（シフトパス回路１１５の出力部）およびシフ
トパスにおけるデータ処理ユニット１０５の入力部（シ
フトパス回路１１５の出力部）に接続されるようにシフ
トパスが構成される（内部セレクタ１２２中の「１」で
示される入力部とシフトパス回路１１５の出力部（デー
タ処理ユニット１０５および１０９の入力部）とが接続
される）。
合（直前にデータ処理ユニット１０９の単独動作が行わ
れていた場合）には、シフトパスにおけるデータ処理ユ
ニット１０９の出力部（シフトパス回路１１５の入力部
）がシフトパスにおけるデータ処理ユニット１０９自身
の入力部（シフトパス回路１１５の出力部）およびシフ
トパスにおけるデータ処理ユニット１０５の入力部（シ
フトパス回路１１５の出力部）に接続されるようにシフ
トパスが構成される（内部セレクタ１２２中の「１」で
示される入力部とシフトパス回路１１５の出力部（デー
タ処理ユニット１０５および１０９の入力部）とが接続
される）。
このようにして構成されたシフトパスを介してデータ処
理ユニット１０９の内部状態（Ｆ／Ｆ群１２１の内容）
がシフトパス回路１１５にシフトアウトされてシフトパ
ス回路１１５からデータ処理ユニッ目０９および１０５
にシフトインされ、データ処理ユニッ）１０９および１
０５の内部状態（Ｆ／Ｆ群１２１および１２０の内容）
が同一にされる（データ処理ユニット１０９の内部状態
がデータ処理ユニット１０５に移植される）。
理ユニット１０９の内部状態（Ｆ／Ｆ群１２１の内容）
がシフトパス回路１１５にシフトアウトされてシフトパ
ス回路１１５からデータ処理ユニッ目０９および１０５
にシフトインされ、データ処理ユニッ）１０９および１
０５の内部状態（Ｆ／Ｆ群１２１および１２０の内容）
が同一にされる（データ処理ユニット１０９の内部状態
がデータ処理ユニット１０５に移植される）。
上述のようにして、シフトパス制御回路１０４およびシ
フトパス回路１１５によるデータ処理ユニット１０５お
よび１０９間の内部状態の移植が完了すると、再びデー
タ処理ユニット１０５および１０９における２重化比較
モードによるデータ処理が再開される。
フトパス回路１１５によるデータ処理ユニット１０５お
よび１０９間の内部状態の移植が完了すると、再びデー
タ処理ユニット１０５および１０９における２重化比較
モードによるデータ処理が再開される。
以上説明したように本発明は、２重化比較方式を使用す
るデータ処理装置において比較エラーが発生したときに
、いずれかのデータ処理ユニットにおけるエラー処理の
ための単独動作が自動的に行われ、単独動作を行ってい
るデータ処理ユニットから２重化比較モード命令が発行
されて２台のデータ処理ユニットが同一の内部状態に設
定され２重化比較モードの動作が自動的に再開されるこ
とにより、比較エラーが発生してもデータ処理装置が停
止することなく２重化比較モードでのデータ処理の再開
についても人手による労力を必要としないで速やかに行
うことができるという効果がある。
るデータ処理装置において比較エラーが発生したときに
、いずれかのデータ処理ユニットにおけるエラー処理の
ための単独動作が自動的に行われ、単独動作を行ってい
るデータ処理ユニットから２重化比較モード命令が発行
されて２台のデータ処理ユニットが同一の内部状態に設
定され２重化比較モードの動作が自動的に再開されるこ
とにより、比較エラーが発生してもデータ処理装置が停
止することなく２重化比較モードでのデータ処理の再開
についても人手による労力を必要としないで速やかに行
うことができるという効果がある。
第１図は本発明の一実施例の構成を示すブロック図、
第２図は第１図中のシフトパス回路等によるシフトパス
制御の態様を示すブロック図である。 図において、 １０１ ・・・２重化比較モードリセット回路、１０
２ ・・・２重化比較モードセット回路、１０３
・・・マスタ／チェッカ指定回路、１０４ ・・・シ
フトパス制御回路、１０５、１０９ ・データ処理ユ
ニット、１０６．１１０ ・データ処理ユニット制御
回路、１０７．１１１ ・命令解読回路、 １０８、１１２ ・比較回路、 １１３ ・・・内部パス、 １１４ ・・・メモリ装置、 １１５ ・・・シフトパス回路、 ■ｔ６ ・・・オアゲート、 １１７ ・・・ノアゲート、 １１８ ・・・アンドゲート、 １１９ ・・・ノットゲート、 １２０．１２１ ・Ｆ／Ｆ群、 １２２ ・・・内部セレクタである。
制御の態様を示すブロック図である。 図において、 １０１ ・・・２重化比較モードリセット回路、１０
２ ・・・２重化比較モードセット回路、１０３
・・・マスタ／チェッカ指定回路、１０４ ・・・シ
フトパス制御回路、１０５、１０９ ・データ処理ユ
ニット、１０６．１１０ ・データ処理ユニット制御
回路、１０７．１１１ ・命令解読回路、 １０８、１１２ ・比較回路、 １１３ ・・・内部パス、 １１４ ・・・メモリ装置、 １１５ ・・・シフトパス回路、 ■ｔ６ ・・・オアゲート、 １１７ ・・・ノアゲート、 １１８ ・・・アンドゲート、 １１９ ・・・ノットゲート、 １２０．１２１ ・Ｆ／Ｆ群、 １２２ ・・・内部セレクタである。
Claims (1)
- 【特許請求の範囲】 ２台のデータ処理ユニットを同一のバスに接続して同時
に同一の動作をさせ一方のデータ処理ユニットがバスを
駆動するマスタユニットとして動作するときに他方のデ
ータ処理ユニットがマスタユニットにより出力されたバ
ス上のデータを取り込んで内部のデータと比較するチェ
ッカユニットとして動作する構成の２重化比較方式を使
用するデータ処理装置において、 ２台のデータ処理ユニットに２重化比較モードの動作を
指示する２重化比較モード動作指示手段と、 ２台のデータ処理ユニットの一方をマスタユニットに指
定し他方をチェッカユニットに指定するマスタ／チェッ
カ指定手段と、 ２台のデータ処理ユニットが２重化比較モードの動作を
行っている場合に前記マスタ／チェッカ指定手段により
チェッカユニットに指定されているデータ処理ユニット
から報告される比較エラーに応答して前記２重化比較モ
ード動作指示手段の指示をリセットして前記マスタ／チ
ェッカ指定手段によりマスタユニットに指定されている
データ処理ユニットの単独動作に移行させる単独動作移
行手段と、 比較エラーのエラー処理のために単独動作を行っている
データ処理ユニットで発行される２重化比較モード命令
に基づき前記２重化比較モード動作指示手段の指示をセ
ットし２台のデータ処理ユニットによる２重化比較モー
ドの動作に移行させる２重化比較モード動作移行手段と
、 この２重化比較モード動作移行手段による前記２重化比
較モード動作指示手段の指示のセットに応答して前記マ
スタ／チェッカ指定手段によりマスタユニットに指定さ
れているデータ処理ユニットの内部状態をシフトバスを
介して前記マスタ／チェッカ指定手段によりチェッカユ
ニットに指定されているデータ処理ユニットに移植し２
台のデータ処理ユニットの内部状態を同一にするシフト
バス制御手段と、 を有することを特徴とするデータ処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62301235A JPH01142833A (ja) | 1987-11-27 | 1987-11-27 | データ処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62301235A JPH01142833A (ja) | 1987-11-27 | 1987-11-27 | データ処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01142833A true JPH01142833A (ja) | 1989-06-05 |
Family
ID=17894406
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62301235A Pending JPH01142833A (ja) | 1987-11-27 | 1987-11-27 | データ処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01142833A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5640508A (en) * | 1993-10-29 | 1997-06-17 | Hitachi, Ltd. | Fault detecting apparatus for a microprocessor system |
| US9491346B2 (en) | 1996-06-28 | 2016-11-08 | Metrovideo, Inc. | Image acquisition system |
-
1987
- 1987-11-27 JP JP62301235A patent/JPH01142833A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5640508A (en) * | 1993-10-29 | 1997-06-17 | Hitachi, Ltd. | Fault detecting apparatus for a microprocessor system |
| US9491346B2 (en) | 1996-06-28 | 2016-11-08 | Metrovideo, Inc. | Image acquisition system |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH02156334A (ja) | 情報処理装置 | |
| JPH01142833A (ja) | データ処理装置 | |
| JPH01145734A (ja) | データ処理装置 | |
| JPS63245735A (ja) | デ−タ処理装置 | |
| JPS61281346A (ja) | イニシヤル・プログラム・ロ−ド方式 | |
| CN112099609A (zh) | 一种多节点服务器上电时序控制系统 | |
| JPS603747A (ja) | プログラム選択制御方式 | |
| JPH0478902A (ja) | バスコントローラ | |
| JP2985188B2 (ja) | 二重化計算機システム | |
| JPS6162961A (ja) | 入出力機器 | |
| JPS58139233A (ja) | プログラマブル・コントロ−ラの入出力装置 | |
| JP2965255B2 (ja) | 二重化制御演算システム | |
| JPH0619810A (ja) | 二重化装置 | |
| JPS6242646A (ja) | 回線切替装置の制御方式 | |
| JPS59208666A (ja) | マルチプロセツサシステム | |
| JPH0380351A (ja) | チャネル切替装置 | |
| JPS6318445A (ja) | マイクロコンピユ−タ開発支援装置 | |
| JPH0675653A (ja) | 計算機冗長制御方式 | |
| JPS62196736A (ja) | 擬似障害発生方式 | |
| JP2000293206A (ja) | 二重化パルス幅出力装置 | |
| JPH02272667A (ja) | 入出力信号処理方式 | |
| JPH11327941A (ja) | 二重化計算機システム | |
| JPS62278644A (ja) | ２重化系切替方式 | |
| JPS61286937A (ja) | デバッグ可能な情報処理装置 | |
| JPS63231542A (ja) | デバツガ装置 |