JPH01136466A - 画像入力方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、ファクシミリ装置等の画像入力方式に関し、
特に基準白色板を用いてシェーディング補正を行う画像
入力方式に関するものである。

（従来の技術） 従来、この種の装置の画像の入力回路では、読み取るべ
き原稿を照射する光源の光量や原稿からの反射光を光電
変換素子の受光面に集束させる光学系メ゛透過光量等の
不褐−性によるシェーディングという現象が生ｐるので
、このシェーディング、の補正が行われる。第８図は従
来のシェーディング補正方式による入力回路の構成例を
示すブロック図である。同図の入力回路は、ＣＣＤ等の
光電変換素子１、アナログ・ディジタル変換素子（Ａ／
Ｄ）２、少なくとも１ライン分のシェーディングデータ
を格納するメモリ３、このメモリ３のアドレスカウンタ
４、シェーディング補馬の演算を行う演算器５から構成
される。、 次、に動作を説明する。

まず、原稿の読み取り開始前に図示しない基準白色板を
光電変換素子１により読み取り、読み取ったデータは、
アナログ・ディジタル変換器２により量子化された後に
、アドレスカウンタ４によりメモリ３に記憶される。

ここで、メモリ３に記憶された基準白色板のシェーディ
ングデータを１９ｍには画素位置を示す、読み取フた補
正餌のデータをＤｉ、補正後のデータをＥ、とすると、
演算器５は以下の（１）式の計算を行い入力データのシ
ェーディング補正を行う。

ここでＳはあらかじめ定めておく定数で、白原稿の読み
取りレベルとなる。つまり、（１）式でり。

をＷｉとすると、Ｅ、＝Ｓとなり、基準の白色板を再び
読み取った場合の量子化レベルは全てＳとなる。

第９図（ａ）乃至（ｆ）は第８図の従来方式における補
正の様子を示すものである。同図（ａ）はメモリ３に記
憶された基準白色板のシェーディングデータＷｌであり
、同図（ｂ）は７様な明るさの原稿を読んだときの補正
餌のデータＤ、、さらに同図（Ｃ）は従来方式によりシ
ェーディング補正されたデータＥ、である。しかし、こ
のような補正方式において、同図（ｄ）に示す様に、基
準白色板に傷又は汚れがあったり、光電変換素子１に欠
陥が生じた場合、メモリ３に記憶されるデータにはそれ
ぞれ９０１．９０２の様な劣化を含むシェーディングデ
ータとなり、同図（ｅ）に示す様に−様な濃度の原稿を
読み取った場合にも光電変換素子１の欠陥（９０３）が
入る。これらの結果、シェーディング補正後のデータは
、同図（ｆ）に示す様に凸部９０４．９０５が生じ、基
準白色板の汚れ等や光電変換素子１の欠陥により出力信
号が劣化してしまう。

この様な欠点を除く方式として特開昭６１−１０８２６
０号公報によれば、基準白色板を読み取った基準データ
を補正する第２の方式が開示されている。この第２の方
式による入力回路（補正回路）の構成図を第１Ｏ図に示
す。同図において、第８図と同一の参照符号は同一性の
ある構成要素を示す。同図の入力回路では第８図のもの
に対し、基準データを補正するために、クロック発生器
６、フリップフロップ等の一画素遅延素子（Ｆ／Ｆ）　
？、基準データの直前（ｎ−１番目）の画素データと現
在（ｎ番目）の画素データを比較する比較器８、及びク
ロック発生器６の出力とＦ／Ｆ７の間に設けられるゲー
ト９が新たに設け、られる。

次に動作を説明する。　　　。

光電変換素子１により読み取られた基準データ（シェー
ディングデータ）はアナログデジタル変換器２により量
子化され、一画素遅延素子７及びれるクロックパルスに
より、比較器８の出力がハイレベルの時順次、次の画素
を記憶する。ここで比較器８は現在の画素とその前の画
素の量子化レベルの差を計算し、その差が予め定めてお
いた値よりも大きな時は出力をロウレベルとし、ゲート
９により一画素遅延素子７へのクロック入力を阻止する
。この結果、メモリ３に書き込まれるデータは、一画素
遅延素子８のデータが更新されないので直前の画素のデ
ータが書き込まれるれる。このようにして補正された基
準データがメモリに書き込まれると、第８図と同様にし
てシェーディング補正が行なわれる。

（発明が解決しようとする問題点） しかしながら、前記従来の第２ρ方式では次のような問
題点がある。

第１１図（ａ）乃至（ｄ）は第１０図に示す方式によっ
てシェーブイブ補正を行なうときの様子を説明する図で
ある。同図（ａ）は、光電変換素子１で基準白色板を読
み取ったときのデータであり、基準白色板の汚れ等（１
１０１）、光電変換素子１の欠陥（１１０２）によりシ
ェーディングデータが劣化している。同図（ｂ）は第１
Ｏ図の方式により補正された後のメモリ３に記憶された
シェーディングデータであり１１０１．１１０２の劣化
した部分のシェーディング値が劣化する前の画素でおき
かえられている（１１０３．１１０４）。このシェーデ
ィングデータ（基準データ）で同図（Ｃ）に示す様な−
様な濃度の原稿を読み取ったとき、同図（ｄ）に示す様
に、基準白色板の汚れ等による劣化は補正できる（１１
０６）が、光電変換素子１の欠陥による劣化は補正でき
ない（１１０７）。

即ち、従来の第２の方式では基準白色板の傷や汚れに基
づく画信号の劣化は防止できるが、光電変換素子１に欠
陥が生じた場合には画信号の劣化を防止できないという
問題点があった。

本発明は、以上述べた光電変換素子に欠陥が生じた場合
にも画信号の劣化を防止できるだけではなく積度よくシ
ェーディング補正できる画像入力方式を提供することを
目的とする。

（問題点を解決するための手段） 本発明は前記問題点を解決するために、原稿を光学的に
読み取る読取手段を備えた装置における画像入力方式に
おいて、予め基準白色板を前記読取手段で読み取り、該
読取結果に基づいて白色基準信号を作成する作成手段と
、前記白色基準信号を記憶する記憶手段とを設け、前記
記憶手段から白色基準信号を読み出して前記原稿の入力
画素信号のシェーディング補正を行う際に、ｎ−１番目
の画素位置の白色基準信号と、ｎ−１番目の画素位置の
シェーディング補正後の画素信号を一旦保持しておき、
ｎ番目とｎ−１番目の画素位置の白色基準信号を比較し
、その差が第１の閾値よりも大きなときには、保持して
おいた前記ｎ−１番目の画素位置のシェーディング補正
後の画素信号をｎ番目の画素位置のシェーディング補正
後の画素信号とするものである。

（作用） 本発明は次のように作用する。直前（ｎ−１番目の画素
位置）と現在（ｎ番目の画素位置）の白色基準信号を比
較し、その差が第１の閾値より大きい場合（即ち、光電
変換素子等の読取手段に欠陥がある場合）には、保持し
ておいた直前のシェーディング補正後の画素信号を現在
のシェーディング補正後の画素信号としたので、読取手
段に欠陥がある場合にも、入力画素信号を正確にシェー
ディング補正できるのである。即ち、従来の第２の方式
のように、白色基準信号（シェーディングデータ）自体
を直前のもので補正するのではなく、シェーディング補
正後の画素信号を直前のもので補正するようにしたので
、前記従来技術の問題点を解決でるのである。

（実施例） 第１図は本発明の方式を適用した第１の実施例の入力回
路のブロック図である。同図において、第８図及び第１
０図と同一の参照符号は同一性のある構成要素を示す。

第１の実施例の入力回路では、第８図の構成要素子の他
に、直前（ｎ−１番目の画素位置）の゛基準データを保
持する一画素遅延素子（Ｆ／Ｆ）１１　、直前の基準デ
ータと現在（ｎ番目の画素位置）の基準データを比較す
る比較器１２、直前のシェーディング補正後のデータを
保持する一画素遅延素子（Ｆ／Ｆ）１３　、及び比較器
１２の出力に基づいてクロック発生器６からのクロック
パルスをＦ／Ｆ１３に供給するゲート１４が新たに設け
られる。

次に第１の実施例の動作を説明する。

まず、原稿を読み取る前に図示しない基準白色板を光電
変換素子１により少なくとも１ライン分読み取り、読み
取った基準データはアナログ・ディジタル変換器２によ
り量子化された後にメモリ３に記憶される。

一次に原稿を所定の読取位置にセットし、光電変換素子
１により読み取られた原稿の画素信号はＡ／Ｄ変換奮す
よりアナログ・デジタル変換された素信号と同じ画素位
置の白色基準信号と入力画信、号に刃Ｊシて先にのべた
ように、（１）式の演算を行いシェーディング補正を行
う。シェーディング補正されたデータ（画素信号）は一
画素遅延素子１３に入力される。一画素遅延素子１３は
クロック発生器１５のクロックパルスにより比較器１２
の出力がハイレベルの時、順次、次の画素のデータを記
憶する。

ここでメモリ３から読み出された白色基準信号（基準デ
ータ）は、一画素遅延素子１１、比較器１２に入力され
る。比較器１２は現在（ｎ番目）の画素とその前（ｎ−
１番目）の画素の量子化レベルの差を計算し、その差が
予め定めておいた第１の閾値（ＴＨＩ）よりも大きな時
は、出力をロウレベルとし、一画素遅延素子１３へのク
ロック入力を阻止する。この結果、一画素遅延素子１３
より出力されるシェーディング補正後のデータは、一画
素遅延素子１３のデータが更新されないので、その前（
ｎ−１番目）の画素のデータであり、このｎ−１番目の
データがｎ番目のデータとして出力される。

第２図（ａ）乃至（Ｃ）は第１図の入力回路によってシ
ェーディング補正を行うときの様子を説明する図である
。同図（ａ）は光電変換素子１により図示しない基準白
色板を読み取ったデータであり、光電変換素子１の欠陥
（２旧）によりシェーディングデータ（基準データ）が
劣化している。このシェーディングデータにより、同図
（ｂ）に示す様に、−様な濃度の原稿を読み取り、第１
図に示す入力回路で処理したのが同図（Ｃ）であり、光
電変換素子１の欠陥により生じた原稿の画素データの劣
化２０２は白色基準信号（基準データ）の出力の低下（
２旧）により検出され、その前のシェーディング補正後
のデータでおきかえられるので、出力の画像の劣化を軽
減させることができる。

第３図は本発明の画像入力方式による第２の実施例を示
す入力回路のブロック図であり、第４図は第３図の入力
回路によってシェーディング補正を行うときの画素信号
の様子を一示した図である。

第３図において第１図及び第１０図と同一の参照符号は
同一性のある構成要素を示す。第２の実施例の入力回路
では、第１の実施例のものに対し、直前の基準データを
それぞれ第２の閾値（ＴＩ２）　、第２３の閾値（Ｔ）
１３）と比較する比較器Ａ１５．８１６、及びこれらの
比較器に接続されるインバータとオアゲートから成るゲ
ート回路１７が設けられると共に、第１Ｏ図と同様に基
準データを保持するＦ／Ｆ７、及びこのゲート１７の出
力に基づいてクロック発生器６からのクロックパルスを
Ｆ／Ｆ７に供給するゲート９が設けられる。

次に第２の実施例の動作を説明する。　　　・第１図と
同様にして図示しない基準白色板を読み取った基準デー
タ（白色基準信号）は一画素遅延素子７、比較器Ａ１５
及び比較器８１６に入力される。一画素遅延素子７はク
ロック発生器６からゲート９を介して入力されるクロッ
クパルスによりゲート回路１７の出力がハイレベルのと
き、順次、次の画素を記憶する。ここで比較器Ａ１５、
比較器Ｂ１６は現在（ｎ番目）の画素とその前（ｎ−１
番目）の画素の量子化レベルの差を計算しその差が第２
の閾値ＴＨ２よりも大きな時、比較器Ａは出力をロウレ
ベルとし、前記差が第３の閾値Ｔｌ−１３よりも大きな
時（但し、ＴＩ３＞１１１２）比較器８１６は出力をロ
ウレベルとする。さらに各比較器の出力はゲート回路１
７に入力され、比較器Ａ１５の出力がロウレベルで比較
器旧６の出力がハイレベルの時のみゲート回路１７の出
力をロウレベルとし、ゲート回路１７により、一画素遅
延素子７へのクロック入力を阻止する。

この結果、メモリ３に書き込まれるデータは一画素遅延
素子７の基準データが更新されないので、前（ｎ−１番
目）゛の画素の基準データがｎ番目の画素の基準データ
として書き込まれる。

つまり、基準白色板を読み取りＡ／Ｄ変換された出力が
第４図（ａ）の様な信号の場合、現在の画素とその前の
画素の量子化レベルの差が１．ｒ）１２より小さいか又
はＴ１１３より大きな時（４０２）はそのままメモリ３
に書き込まれ（４０４）　、これらの差が、ＴＩ（２よ
り太き（Ｔｌ１３より小さい時は（４０１）その前の画
素がメモリ３に書き込まれる。その結果、第４図（ｂ）
に示す様にメモリ３に書き込まれるデータは基準白色板
のゴミ等による劣化は補正される（４０３）が、光電変
換素子１の欠陥等による出力の大きな低下（４０４）は
、そのまま補正されずに書き込まれる。このようにメモ
リ３に基準白色信号（基準データ）が書き込まれると、
第１図と同様にしてシェーディング補正が行われる。つ
まり、第４図（ｂ）の基準白色信号により第４図（Ｃ）
の様な一様の明るさの原稿の画素信号を読み取ったとき
、その出力画像は第４図（ｄ）の様になり、基準白色信
号が大きく低下している（４０４）の位置の入力画素信
号（４０５）はその前の画素でおきかえられるので、出
力画素信号の低下を軽減することが可能である。

ここで、第３図において比較器ＡＩ’５、Ｂ１６の閾値
ＴＨ２とＴＨ３を同じにすると、ゲート回路１７の出力
は単にハイレベルとなり、一画素遅延素子７のクロック
入力は阻止されないので動作は第１図に示した第１の実
施例と同じとなる。さらに比較器８１６と比較器０１２
の閾値は同じに設定することも可能である。

第５図は本発明の画像入力方式の第３の実施例を示す入
力回路のブロック図である。同図の入力回路は第１図の
ものに対し、基準白色板を複数ライン（Ｎライン）分を
読み取って平均値を得るために、Ａ／Ｄ変換器２とメモ
リ３の間に直前のラインと現在のラインの基準データを
加算する加算器１８を設けられる。また、メモリ３は基
準データの入力画素信号をＭビットとしたときＭ＋Ｎビ
ットのビット巾をもつものとする。

第６図は第５図の入力回路によってシェーディング補正
を行うときの画信号の様子を示したものである。

第７図は基準白色板を読取り走査するときの走査位置を
説明する図であり、基準白色板７０１にはゴミ７０２．
７０３がついている。この基準白色板を走査位置７０４
〜７０６．で走査したときの出力信号が第６図（ａ）〜
（Ｃ）であり、光電変換素子の欠陥による信号の劣化６
０２．６０３．６０５の他に基準白色板のゴミによる劣
化６０１．６０４が生じている。

次に第３の実施例の動作を説明する。

第６図の基準白色板７０１が光電変換素子１により読取
られたときの基準白色信号（基準データ）は、Ａ／Ｄ変
換器を介して加算器によりメモリ３内の直前ラインの同
じ画素位置の信号と加算され、その結果をメモリ３の同
じ画素位置のアドレスに書き込まれる。この走査を図示
しない副走査を移動させながら２Ｎ回行う。

メモリ３には２Ｎ回の加算された基準白色信号が書き込
まれる。この上位Ｍビットが演算器５に入力されている
。つまり、演算器５に入力される基準白色信号は２Ｎ回
の平均されたデータとなり第６図（ｄ）に示す様に副走
査の走査位置に依存しない光電変換素子１の欠陥による
信号の劣化（６０６）はそのままのこるが基準白色板７
０１についたゴミ等による信号の劣化は低減することが
できる。

ここで基準白色板の小さなゴミの影響を少なくするため
に基準白色板を２Ｎ回（行）読み取るときの副走査の解
像度は、第７図からもわかるように原稿を読み取るとき
よりも粗く読むことが有効である。

この様にしてメモリ３に基準白色信号が書き込まれると
、第１図と同様にしてシェーディング補正が行なわれる
。

（発明の効果） 以上、詳細に説明したように本発明によれば、基準白色
板を読み取って得られた白色基準信号を用いて入力画素
信号のシェーディング補正を行う際、ｎ−１番目の画素
位置の白色基準信号と、ｎ−１番目の画素位置のシェー
ディング補正後の画素信号を一旦保持しておき、ｎ番目
とｎ−１番目の画素位置の白色基準信号を比較してその
差が第１の閾値よりも大きな時は先に保持しておいたｎ
−１番目のシェーディング補正後の画素信号をｎ番目の
シェーディング補正後の画素信号とするようにしたので
、光電変換素子等の読取手段に欠陥が生じた場合にも画
質の低下の程度を軽減させることができる。

更に、前記白色基準信号を得る際に基準白色板の汚れや
傷と光電変換素子の欠陥とを判別し、基準白色板の汚れ
や傷による白色基準信号の劣化のみを補正した白色基準
信号を得ることにより良好なシェーディング補正の効果
を得ることができる。

【図面の簡単な説明】

第１図は本発明の第１の実施例を示す入力回路の構成図
、第２図（ａ）乃至（Ｃ）は第１図の動作説明図、第３
図は本発明の第２の実施例を示す入力回路の構成図、第
４図は第３図の動作説明図、第５図は本発明の第３の実
施例を示す入力回路の構成図、第６図は第５図の動作説
明図、第７図はシェーディングデータ作成時の走査位置
の説明図、第８図は従来方式による入力回路の構成図、
第９図（ａ）乃至（ｆ）は第８図の動作説明図、第１０
図は従来の第２の方式による入力回路の構成図、第１１
図（ａ）乃至（ｄ）は第１０図の動作説明図である。 １・−光電変換素子、 ２・−アナログ・ディジタル変換器（Ａ／Ｄ）、３−メ
モリ、　　４・・・アドレスカウンタ、５・・・演算器
、　　６・・・クロック発生器、７．１１．１３−・・
一画素遅延素子（Ｆ／Ｆ）、９　、　ｌ　４−・・ゲー
ト、　　１２，１５．１６−・・比較器、１７・・・ゲ
ート回路、ｔ　ａ−・・加算器。

Claims (3)

【特許請求の範囲】
1. （１）原稿を光学的に読み取る読取手段を備えた装置に
   おける画像入力方式において、 予め基準白色板を前記読取手段で読み取り、該読取結果
   に基づいて白色基準信号を作成する作成手段と、前記白
   色基準信号を記憶する記憶手段とを設け、 前記記憶手段から白色基準信号を読み出して前記原稿の
   入力画素信号のシェーディング補正を行う際に、ｎ−１
   番目の画素位置の白色基準信号と、ｎ−１番目の画素位
   置のシェーディング補正後の画素信号とを一旦保持して
   おき、ｎ番目とｎ−１番目の画素位置の白色基準信号を
   比較し、その差が第１の閾値よりも大きなときには、保
   持しておいた前記ｎ−１番目の画素位置のシェーディン
   グ補正後の画素信号をｎ番目の画素位置のシェーディン
   グ補正後の画素信号とすることを特徴とする画像入力方
   式。
2. （２）前記作成手段は前記読取結果のｎ−１番目の画素
   位置のデータを一旦保持しておき、ｎ番目とｎ−１番目
   の画素位置のデータの差が、第２の閾値よりも大きく、
   かつ第３の閾値よりも小さいときには保持しておいた前
   記ｎ−１番目の画素位置のデータをｎ番目の画素位置の
   白色基準信号とする特許請求の範囲第１項記載の画像入
   力方式。
3. （３）前記作成手段は前記基準白色板を複数ライン分読
   み取り、該読取結果の平均値を前記白色基準信号とする
   特許請求の範囲第１項記載の画像入力方式。