JPH01133390A

JPH01133390A - 電子装置

Info

Publication number: JPH01133390A
Application number: JP29301987A
Authority: JP
Inventors: Koji Nakayama; 浩二中山; Fumiyuki Kobayashi; 小林　二三幸; Yutaka Watanabe; 裕渡辺
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1987-11-18
Filing date: 1987-11-18
Publication date: 1989-05-25

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は、配線基板上に素子が搭載された電子装置に係
り、特に動作信頼性の高い電子装置に関する。

〔従来の技術〕

この種の電子装置における配線基板技術につぃて説明さ
れている例としては、特開昭６０−２３３８８１号公報
がある。

上記公報においては、特性インピーダンスの異なる、例
えばＴＴＬ系の素子とＥＣＬ系の素子とを同一のプリン
ト配線基板上に配置するために、該プリント配線基板の
内層に、上記各素子の特性インピーダンスと等しいイン
ピーダンスを有する専用配線層を設け、両者のインピー
ダンス整合を図った技術が開示されている。

ところで、半導体装置等の電子装置の高密度実装が要求
されてくると、多数個の半導体素子を多層配線構造のセ
ラミック基板上に面付実装したセラミックモジュールと
し、さらにこれらの多数のセラミックモジュールを多層
プリント配線基板上に実装した高集積モジュールを形成
する必要が生じてきた。

〔発明が解決しようとする問題点〕

ところが、上記のように、セラミック基板とプリント配
線基板のように異種の配線基板を積み重ねて実装した場
合、これらの基板間では配線材料、配線密度等が大きく
異なるためその特性インピーダンスも異なってくる。そ
のため、両基板の接続部分において、特性インピーダン
スの不整合による信号の反射が生じ、信号波形の歪みお
よびノイズを生じ、信号遅延さらには素子の誤動作に至
る懸念があった。

かかる問題点に対して、上記公報の技術は配慮されてい
なかった。

本発明は、上記問題点に着目してなされたものであり、
その目的は異種の基板を有するモジュールを配線基板上
に装着した場合においても、信号遅延およびノイズを生
じることなく、作動信頼性を高めた高密度実装技術を提
供することにある。

本発明の前記ならびにその他の目的と新規な特徴は、本
明細書の記述および添付図面から明らかになるであろう
。

〔問題点を解決するための手段〕

水頭において開示される発明のうち代表的なものの概要
を簡単に説明すれば、次の通りである。

すなわち、２以上の多層配線基板を積み重ねた電子装置
において、多層配線基板内に特性インピーダンスの異な
る多種の配線層群を積層形成するものである。

〔作用〕

上記した手段によれば、多層配線基板内の一部の配線層
群の特性インピーダンスを、これと接続される他の多層
配線基板の特性インピーダンスと整合させることが可能
となり、異種の多層配線基板同士を積み重ねて実装した
際にも、特性インピーダンスの不整合による反射を防止
でき、信号波形の歪みおよびノイズを低減し、電子装置
の作動信頼性を高めることができる。

〔実施例〕

第１図は本発明の一実施例である電子装置の部分断面図
、第２図は配線層群の配線構造を示す断面説明図である
。

本実施例の電子装置１は、セラミック基板２上に多数の
半導体素子３が面付実装されて形成されたセラミックモ
ジュール４が、そのリードピン５によってプリント配線
基板６上に実装された構造を有している。

かかる構造の電子装置１は概ね以下のようにして得るこ
とができる。

まずセラミックモジュール４を構成゛するセラミック基
板２は、たとえば９２〜９６％アルミナ等の絶縁物質を
主成分とする複数枚の板状のグリーンシートを用意し、
該グリーンシート上の所定部位に穴明はパンチ等のプレ
ス加工手段を用いてスルーホールを形成する。次に、該
スルーホールの内部にタングステン、モリブデン等の導
電材料を充填してスルーホール配線７を形成する。これ
とともに、上記グリーンシートの一面あるいは両面に上
記導電材料を用いて配線パターンを印刷する。

このようにして加工を施したグリーンシートを所定枚数
だけ積層し同時焼結した後、リードピン５を半田等の固
定手段を用いてその一面にろう付けして本実施例のセラ
ミック基板２が得られる。

次に、セラミック基板２上の所定部位に半導体素子３が
取付けられるが、これは、回路形成面をセラミック基板
２側に対向させた状態でボール状のバンブ電極１０を溶
融した、いわゆる面付は実装により行われる。

このようにして、セラミック基板２上に半導体素子３を
有するセラミックモジュール４が得られる。

一方、上記セラミックモジュール４の装着されるプリン
ト配線基板６は、銅箔等を被着したガラスエポキシ樹脂
等からなる板状基体の所定部位にドリル等の加工手段を
用いてスルーホールを形成するとともに、該スルーホー
ルの内側面に導電材料によりめっきを施してスルーホー
ル配線１１を形成する。次に、上記基体面の銅箔をエツ
チングして所定の配線パターンを形成した後、このよう
にして得られた板状基体を複数枚積層状態で接着するこ
とにより、該プリント配線基板６を得ることができる。

なお、上記プリント配線基板６の上面端部には図示され
ない他の電子装置との接続を行うための外部入出力用リ
ードビン１３が設けられている。

本実施例の電子装置１において、セラミック基板２およ
びプリント配線基板６の内部に設けられた各配線層ａ、
ｄは、それぞれが２種の配線層す。

Ｃおよびｅ、ｆとで構成されている。

これらの各配線層中、セラミック基板２の配線層ａのう
ち、内部上層に位置される配線層すは、素子間接続配線
１７用として機能し、主として面上に取付けられた各半
導体素子３間における信号の入出力に用いられている。

一方、この下層に位置される配線Ｊｉｃは、リードピン
５と導通されるモジュール外接続配線１８用として機能
し、セラミックモジュール４外のプリント配線基板６と
の入出力配線として用いらている。

一方、プリント配線基板６において、上層に位置される
配線層ｅは、モジュール間接続配線２０用として機能し
、異なるセラミックモジュール４ａとのリードピン５．
５ａ間の接続配線として用いられている。一方、この下
層に位置される配線層ｆは、当該電子装置１七図示され
ない外部の他の電子装置等との接続を行う装置外接続配
線２１として外部入出力用リードピン１３と導通されて
いる。

本実施例において、上記各配線層す、ｃ−、ｅ。

ｆのうち、セラミック基板２側の配線層Ｃは、プリント
配線基板６側の配線層ｅと特性インピーダンスが整合さ
れた状態で形成されてふり、一方、プリント配線基板６
側の配線層ｆは、上記セラミック基板２の配線層すと特
性インピーダンスが整合された状態で形成されている。

ここで、具体的に各基板２．６内における配線のインピ
ーダンス制御技術について説明する。

一般に第２図で示されるような電源層１４．１４の間に
おいて、誘電体１５中に配線パターン１６が形成されて
いる場合、この配線パターン１６の特性インピーダンス
Ｚ０　は次の式で求められる。

ここで、Ｗは配線幅、ｔは配線層、ｂは誘電体厚、ε１
は誘電体１５の誘電率をそれぞれ示している。

これをまずセラミック基板２で考えた場合、−般な、セ
ラミック基板２中の配線パターン８に右ける各パラメー
タは、ｂ＝０．４ｍｍＳｗ＝０．１ｍ＋ｎ、ｔ＝０．（
１２５＋ｎｍ、　ｔ、　＝ｇとなるため、その特性イン
ピーダンス値は、＝４０〔Ω〕　　　　　　　　　　・・・■となる。

一方、プリント配線基板６で考えた場合、−船な、配線
パターン１２における各パラメータは、ｂ　＝　０．５
　ｓ、Ｗ＝０．１３ｍｍ、　ｔ＝０．０７＋＋ｏｎ、　
Ｅ。

＝４．５となるため、＝５３〔Ω〕　　　　　　　　　　・・・■となる。

このようにセラミック基板２とプリント配線基板６とで
は特性インピーダンスに隔たりがあるため、側基板２．
６の結合部分の配線層において、特性インピーダンスの
不整合による信号の反射が生じ、信号波形の歪みが生じ
ていたのである。

ここで、たとえばセラミック基板２に右ける特性インピ
ーダンスＺ０をプリント配線基板６のそれと整合させる
べく、４０Ω→５３Ωとすると、上式■を逆算して、ｂ
　＝　０．８　ｍｍとすればよいことがわかる。すなわ
ち、１層の層厚を０．４關→０，８市とすれば、５３Ω
の特性インピーダンスをもったセラミック基板２を得る
ことができるわけである。しかし、セラミック基板２の
全層についてこのような層厚とした場合、全体の基板厚
は従来の２倍となり、焼結の際の寸法精度の確保等が困
難となり、現実的ではない。

そのため、本実施例においては、セラミック基板２にお
いて、プリント配線基板６側に近い下層にある２層分の
配線層Ｃについてのみ、層厚、すなわち誘電体厚をｂ　
＝　０．４　ｍｍ→０．８　ｍｍとしている。

たとえば、本実施例のセラミック基板２が全２０層構造
で形成されている場合、このうちの２層のみの層厚を２
倍としただけであるので、セラミック基板２の全体の基
板厚の増加は、（１８層ｘ　Ｑ。

４ｍｍ＋２層ｘＱ、　８ｍｍ）　／　２０層ｘ　Ｑ、　
４　ｍｍ　＝　１．１倍となり、従来技術に比較して１
０％増加したに過ぎない。このように、セラミック基板
２の一部の配線層Ｃについてのみ他の配線層すと異なる
特性インピーダンスを有する構造としたことにより、セ
ラミック基板２の形状等に影響を与えることなく、プリ
ント配線基板６とのインピーダンス整合を実現でき、信
号の反射による信号波形の歪みを抑制できる。

一方、プリント配線基板６においても、他のセラミック
モジュール、又はその他のモジュールと接続するため、
特性インピーダンスＺ。を、セラミック基板２のそれと
整合させる必要がある。このとき、プリント配線基板６
の特性インピーダンスをセラミック基板２のそれに整合
させるため、５３Ω→４０Ωに変更しようとした場合、
上式■より、１層の層厚をｂ　＝　０．６　ｍｌ１１−
０．４　ｍｍとすればよいことがわかる。しかし、これ
を実°際に実現しようとした場合、プリント配線基板６
の全体の板厚は０．６７倍、すなわち３３％減少した基
板構造となり、基板自体が十分な実装強度を保つことが
困難になる等の問題を生じる。

そこで、プリント配線基板６に右いても、プリント配線
基板６の下層に位置する２層分の配線層ｆについてのみ
、層厚をｂ　＝　０．６　ｔｍ→０．４　ｆｆ１ｍとし
ている。ここで、プリント配線基板が全８層構造で形成
されている場合、このうちの２層のみの膜厚を０．６７
倍としただけであるので、（６層×０゜６印＋２層Ｘ０
．４ｓ）／８層ｘ　Ｑ、５　ｍｍ　＝　０．９２となり
、全体の基板厚としては、８％薄くなったに過ぎない。

すなわち、プリント配線基板の一部の配線層ｆについて
、他の配線層ｅと異なる特性インピーダンスを有する構
造としたことにより、プリント配線基板の実装強度を維
持しながら、装置の外部との接続に際して特性インピー
ダンスの不整合を防止できる。

このように、本実施例の電子装置ｌの構造によればセラ
ミック基板２の配線層Ｃにおいてプリント配線基板６　
（配線層ｅ）のインピーダンス整合が行われているため
、インピーダンス差による信号の反射を防止できる。ま
た、プリント配線基板６の配線層ｆにおいて、セラミッ
ク基板２　（配線層ｂ）とのインピーダンス整合が行わ
れているため、外部のセラミックモジュール等のプリン
ト配線基板と異なる特性インピーダンスを有する装置と
接続した場合にも、信号の反射を防止できる。

以上本発明者によってなされた発明を実施例に基づき具
体的に説明したが、本発明は前記実施例に限定されるも
のではなく、その要旨を逸脱しな゛い範囲で種々変更可
能であることはいうまでもない。

たとえば、実施例中に挙げた配線幅、誘電体厚等の具体
的数値はあくまでも理論的説明のための一例である。

さらに、実施例では、単一のプリント配線基板６上にセ
ラミックモジュール４を搭載した電子装置構造について
説明したが、セラミック基板２あるいはプリント配線基
板６がさらに複数枚積み重ねられた構造のものであって
もよい。

また、セラミック基板２上への半導体素子３の装着につ
いては、面付実装に限らず、ワイヤボンディング等の他
の慣用技術を用いてもよい。

〔発明の効果〕

本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば、下記の通りである
。

すなわち、２以上の多層配線基板を積み重ねた電子装置
において、多層配線基板内に特性インピーダンスの異な
る多種の配線層群を積層形成することによって、多層配
線基板内の一部の配線層群の特性インピーダンスを、こ
れと接続される他の多層配線基板の特性インピーダンス
と整合させることが可能となり、異種の多層配線基板同
士を積み重ねて実装した際にも、特性インピーダンスの
不整合による反射を防止でき、信号波形の歪みおよびノ
イズを低減し、電子装置の作動信頼性を高めることがで
きる。

【図面の簡単な説明】

第１図は本発明の一実施例である電子装置の部分断面図
、第２図は上記実施例の配線層群の配線構造を示す断面説
明図である。１・・・電子装置、２・・・セラミック基板、３・・・
半導体素子、４，４ａ・・・セラミックモジュール、５
，５ａ・・・リードピン、６・・・プリント配線基板、
７・・・スルーホール配線、８・・・配線パターン、１
０・・・バンプ電極、１１・・・スルーホール配線、１
２・・・配線パターン、１３・・・外部入出力用リード
ピン、１４・・・電源層、１５・・・誘電体、１６・・
・配線パターン、１７・・・素子間接続配線、１８・・
・モジュール外接続配線、２０・・・モジュール間接続
配線、２１・・・装置外接続配線、ａ〜ｆ・・・配線層
。代理人　弁理士　筒　井　大　和

Claims

【特許請求の範囲】

１．電子素子が装着された第１の多層配線基板と、１ま
たは２以上の第１の多層配線基板が装着される第２の多
層配線基板とを有しており、少なくとも上記第１の多層
配線基板内において特性インピーダンスの異なる多種の
配線層群が積層形成されていることを特徴とする電子装
置。
２．少なくとも２以上の電子素子が上面に装着されその
上層に上記電子素子間を接続する素子間接続配線層群が
形成されさらに下層にモジュール外接続配線層群が形成
された第１の多層配線基板と、２以上の上記第１の多層
配線基板が上面に装着され内部上層に上記第１の多層配
線基板間を接続するモジュール間接続配線層群が形成さ
れさらに下層に他の電子装置との接続を行うための装置
外接続配線層群が形成された第２の多層配線基板とから
なり、上記第１の多層配線基板内のモジュール外接続配
線層群と上記第２の多層配線基板内のモジュール間接続
配線層群とが整合した特性インピーダンスを有し、且つ
上記第２の多層配線基板内の装置外接続配線層群と上記
第１の多層配線基板内の素子間接続配線層群とが整合し
た特性インピーダンスを有することを特徴とする特許請
求の範囲第１項記載の電子装置。
３．上記各配線層群の特性インピーダンスが各多層配線
基板の製造プロセスにおいて、各多層配線層群内の層間
誘電体厚を制御することにより所望値に設定されている
ことを特徴とする特許請求の範囲第１項または第２項記
載の電子装置。