JPH01132163A - 半導体装置およびその製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ この発明は半導体装置に関し、特に、ＭＯＳ（メタル９
オキサイド・セミコンダクタ）型ＦＥＴ　（７［！界効
果トランジスタ）のゲート電極と拡散層との電気的接続
構造に関する。

［従来の技術］ 第５Ａ図は従来のＳＲＡＭ（スタティック・ランダム・
アクセス・メモリ）のメモリセルにおけるＭＯＳＦＥＴ
のゲート電極の一端と他の拡散層とを電気的に接続する
構造の一例を示す平面図であり、第５Ｂ図は第５Ａ図に
示す線Ｖ−■に沿う断面図である。第５Ａ図および第５
Ｂ図に示すように、ｐ型半導体基板１の所定領域には、
ｎ型の拡散層３が設けられており、該ｎ型拡散層３の端
部上にはゲート酸化膜１１が設けられており、このゲー
ト酸化膜１１に連なって厚い酸化膜による素子分離領域
２が設けられている。この素子分離領域２およびゲート
酸化膜１１上にはゲート電極としての多結晶シリコン膜
４およびＭｏＳｉ、ＷＳｉのような高融点金属シリサイ
ド膜５が設けられており、ゲート電極の周囲には、ＬＤ
Ｄ　（ライトリ−・ドープト・ドレイン）構造トランジ
スタの酸化膜サイドスペーサ６が設けられている。そし
て、拡散層３上の一部領域を除く領域および高融点シリ
サイド膜５上の一部の領域を除（領域には、それぞれＣ
ＶＤ酸化膜７が設けられている。

また、ＣＶＤ酸化膜７の一部、ｎ型拡散層３の一部、酸
化膜サイドスペーサ６および高融点金属シリサイド膜５
の一部上には、高濃度の不純物を有する多結晶シリコン
膜８が設けられている。さらに、素子分離領域２下には
、反転防止のための濃度の濃いｐ型不純物領域が設けら
れている。

第５Ｂ図に示すように、ゲート電極はいわゆるポリサイ
ド構造となっており、高濃度の不純物を含んだ多結晶シ
リコンと高融点金属シリサイドの２層からなる。さらに
、ＭＯＳＦＥＴはＬＤＤ構造のため、ゲート電極の周囲
に酸化膜のサイドスペーサを有している。こうした構造
を持ったゲート電極と、その下層部に位置するｎ型拡散
層とを電気的に接続するため、層間絶縁膜であるＣＶＤ
酸化膜７にゲート電極とｎ型拡散層３に共通に割当てら
れたコンタクト孔９（その意味で、以後シェアードコン
タクトと呼ぶ）を開口させた後、第２の多結晶シリコン
層を選択的にシェアードコンタクト孔９に堆積させる。

こうして、第２の多結晶シリコン層を通してゲート電極
とｎ型拡散層３とが間接的に接続されることになる。し
たがって、多結晶シリコン膜８はイオンを高濃度に注入
して、低抵抗化しなければならない。

第６Ａ図は上述の多結晶シリコン膜８がさらに配線とし
て用いられた場合の平面図であり、第６Ｂ図は第６Ａ図
に示す線ＶＴ−Ｖｌに沿う断面図である。この構造につ
いては第５Ａ図および第５Ｂ図に示すものとほぼ同様で
あるのでその説明を省略する。

［発明が解決しようとする問題点］ 従来のゲート電極と拡散層とを電気的に接続するように
した半導体装置は以上のように構成されているので、第
１に、半導体装置の微細化に伴ない、シェアードコンタ
クト孔９が小さくなり、ゲート電極と拡散層３とを共通
に開口するためのリングラフィ工程における重ね合わせ
の余裕が少なくなるという問題点があり、また、第２に
シェアードコンタクト孔９内に必然的にＬＤＤのサイド
スペーサ６が位置することになるため、ゲート電極およ
びｎ型拡散層３の接触面積が小さくなり、シエアードコ
ンタクト抵抗が大きくなりやすいなどの問題点があった
。さらに、特に、多結晶シリコン層８のｎ型拡散層３と
の接触抵抗が基本的に不安定である六いう問題点もあっ
た。これは、シェアードコンタクト孔９を形成した後、
多結晶シリコンをＣＶＤ法で堆積させる際に巻き込まれ
た酸化膜が拡散層界面に形成されるためと考えられてい
る。

この発明は上述のような問題点を解消するためになされ
たもので、リングラフィ工程における重ね合わせ余裕を
事実上考える必要がないとともに、ゲート電極と拡散層
との接触抵抗を低減できる半導体装置を得ることを目的
とする。

［問題点を解決するための手段］ この発明は半導体基板と、半導体基板の予め定める領域
に形成された拡散層と、該拡散層の一部領域上に形成さ
れた絶縁膜と、該絶縁膜上に形成された制御電極層と、
拡散層と制御電極層とを電気的に接続する低抵抗導電膜
を設けた半導体装置において、該低抵抗導電膜を、拡散
層上および制御電極層上に直接接触するようにするとと
もに延在して設けるようにしたものである。

［作用〕 この発明では、制御電極層と拡散層とに直接に接触しか
つ延在した低抵抗導電膜を設けたので、シエアードコン
タクト孔が不要になり、かつ電気的接触抵抗を低減する
ことができる。

［発明の実施例］ 以下、この発明の一実施例を図について説明する。第１
Ａ図はこの発明の一実施例の半導体装置の一部を示す平
面図であり、第１Ｂ図は第１Ａ図に示す線■−１に沿う
断面図である。第１Ａ図および第１Ｂ図に示すように、
ｐ型半導体基板１の所定領域には、ｎ型の拡散層３が設
けられ、該型拡散層３の端部上には、ゲート酸化膜１１
が設けられ、このゲート酸化膜１１に連なって厚い酸化
膜による素子分離領域２が設けら°れる。この素子分離
領域２およびゲート酸化膜１１上にはゲート電極として
の多結晶シリコン膜４およびＭｏＳｉ。

ＷＳｉのような高融点金属シリサイド膜５が設けられ、
ゲート電極の周囲にはＬＤＤ構造トランジスタの酸化膜
サイドスペーサ６が設けられる。そして、拡散層３に接
触しかつ延在するとともに、高融点金属シリサイド膜５
に接触しかつ延在して、タングステンやチタンなどの高
融点金属膜１０が設けられる。さらに、拡散層３．高融
点金属膜１０および高融点金属シリサイド膜５上には、
層間絶縁膜としてのＣＶＤ酸化膜７が設けられる。なお
、素子分離領域２下には、反転防止のための濃度の濃い
ｐ型不純物領域１２が設けられる。

この実施例では、上述したようにポリサイド構造のゲー
ト電極と、サイドスペーサ６を介して下層部に位置する
ｎ型拡散層３とを直接的に接触するように高融点金属１
０を設ける。この高融点金属は、接続すべきｎ型拡散層
およびゲート電極に隣接するｎ型拡散層およびゲート電
極と接触しない限りにおいて、接続すべきｎ型拡散層と
ゲート電極に重なるように配置すればよい。上述の高融
点金属膜１０はＬＤＤ構造ＭＯ３ＦＥＴを形成した後、
全面にスパッタ法やＣＶＤ　（化学気相成長）法により
堆積させ、レジスト膜を上述した制限のもとにおいてパ
ターニングし、シリコンやシリサイドおよび分離領域の
酸化膜との選択性の高いガスを用いて、エツチングを行
なうことにより設けられる。このとき、レジストのパタ
ーニングは、素子分離幅に相当する重ね合わせの余裕が
とれることにより、一般的に重ね合わせ余裕としては緩
いものとなる。さらに、高融点金属膜１０は直接接触す
るとともに延在して設けられているので、ゲート電極お
よび拡散層との接触面積を十分にとることができる。こ
のようにして、従来例と異なり、シェアードコンタクト
孔が事実上不要となる。

また、高融点金属膜を形成する場合、従来のように酸化
膜を巻き込むことがないので、接触抵抗が不安定となる
ことがない。

第２Ａ図はゲート電極やｎ型拡散層に電気的に接続する
配線を必要とする場合に適用される半導体装置の平面図
であり、第２Ｂ図は第２Ａ図１こ、示す線■−■に沿う
断面図である。この場合には、配線となる多結晶シリコ
ン膜と電気的に接続するためのコンタクト孔９ａは重ね
合わせ余裕を事実上無視することができる。なぜなら、
第３図および第４図に示すように、高融点金属シリサイ
ド膜５上やｎ型拡散層３上にコンタクト孔９ａを開口さ
せることができるからである。なお、第３図に示す構造
では、高融点金属シリサイド膜５上にコンタクト孔９ａ
を設けているので、配線層として多結晶シリコン膜８を
用いたとしても、酸化膜は形成されないため接触抵抗が
不安定になるということはない。

上述の実施例では、ゲート電極をポリサイド構造とした
が、多結晶シリコンゲートおよび拡散層をシリサイド化
した、いわゆるサリサイド構造のゲート電極とｎ型拡散
領域とを接続する場合でも同様の効果がある。導電型を
上述の場合と逆にしても上述したのと同様の効果が得ら
れることはいうまでもない。

［発明の効果］ 以上のように、この発明によれば、制御電極層と拡散層
との上部に直接的に接触しかつ延在する低抵抗導電層を
設けたので、リソグラフィ工程における重ね合わせ余裕
を拡大することができ、制ａ＋電極層と拡散層との電気
的接触抵抗を低減することができる。

【図面の簡単な説明】

第１Ａ図はこの発明の一実施例の半導体装置の平面図で
あり、第１Ｂ図はその断面図である。第２Ａ図はこの発
明の一実施例が適用された配線層を有する半導体装置の
平面図であり、第２Ｂ図はその断面図である。第３図お
よび第４図はこの発明の一実施例が適用されたコンタク
ト孔を有する半導体装置を示す断面図である。第５Ａ図
は従来の半導体装置の平面図であり、第５Ｂ図はその断
面図である。第６Ａ図は配線層が設けられた従来の半導
体装置の平面図であり、第６Ｂ図はその断面図である。 図において、１はｐ型半導体基板、２は厚い酸化膜、３
はｎ型拡散層、４．は多結晶シリコン膜、５は高融点金
属シリサイド膜、６は酸化膜サイドスペーサ、７はＣＶ
Ｄ酸化膜、８は多結晶シリコン膜、９はシエアードコン
タクト孔、１０は高融点金属膜、１１はゲート酸化膜、
１２は反転防止用の濃度の濃いｐ型不純物領域を示す。 なお、各図中、同一符号は同一または相当部分を示す。

Claims (2)

【特許請求の範囲】
1. （１）半導体基板と、 前記半導体基板の予め定める領域に形成された拡散層と
   、 前記拡散層の一部領域上に形成された絶縁膜と、前記絶
   縁膜上に形成された制御電極層と、 前記拡散層と前記制御電極層とを電気的に接続する低抵
   抗導電膜を設けた半導体装置において、前記低抵抗導電
   膜は、前記拡散層上および前記制御電極層上に直接接触
   しかつ延在して設けられていることを特徴とする半導体
   装置。
2. （２）前記低抵抗導電膜が高融点金属膜である、特許請
   求の範囲第１項記載の半導体装置。