JPH01129297A - 反射型アクティブマトリックスアレイの製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明はアクティブマトリックスアレイ型液晶表示装置
に用いる反射型アクティブマトリックスアレイの製造方
法に関するものである。

従来の技術 近年、液晶表示装置の絵素数増大に伴って、走査線数が
増え、従来から用いられている単純マトリックス型液晶
表示装置では表示コントラストや応答速度が低下するた
め、各絵素にスイッチング素子を配置したアクティブマ
トリックス型液晶表示装置が利用されつつある。また前
記アクティブマトリックス型液晶表示装置には光を透過
して表示するｉ３過型と光を反射して表示する反射型の
２種類があり、透過型アクティブマトリックス型液晶表
示装置には透過型アクティブマトリックスアレイが、反
射型アクティブマトリックス型液晶表示装置には反射型
アクティブマトリックスアレイが用いられる。しかしな
がら前記アクティブマトリックスアレイは一枚め基板に
数万個以上の薄膜トランジスタ（以後ＴＰＴと呼ぶ、）
を形成しなければならない、したがってすべてのアクテ
ィブマトリックスアレイを無欠陥で作製することは困難
であり、現在の技術ではアクティブマトリックスアレイ
上に形成されたＴＰＴを検査し、良否を判別する必要が
ある。そこでアクティブマトリノクスアレイを容易に検
査できる製造方法が待ち望まれていた。

次にＴＦＴの欠陥について説明する。ここではＴＰＴの
ドレイン端子が反射電極に接続されているものとして説
明する。前記ＴＰＴの欠陥には３種類ある。第１番目は
ＴＰＴのソース・ゲート間短絡欠陥であり、表示として
は線欠陥とよばれる゛表示モードになる。第２番目はＴ
ＰＴのゲート・ドレイン間短絡欠陥であり、表示として
は黒欠陥とよばれる表示モードになる。第３番目はＴＰ
Ｔのソース・ドレイン間短絡欠陥であり、表示としては
白欠陥とよばれる表示モードになる。上記ＴＰＴの欠陥
がアクティブマトリックスアレイ上で多数個発生してい
る場合、表示品質をいちじるしく低下させるため液晶表
示装置として組みたて製品とすることはできない、ゆえ
にアクティブマトリックスアレイでは前記欠陥の発生個
数を検査し、良否を判定する必要がある。

以下、従来の反射型アクティブマトリックスアレイの製
造方法について説明する。第６図は従来の完成した反射
型アクティブマトリックスアレイの一部拡大平面図であ
る。ただし、絶縁基板面からみた□ところを示し、てい
る。第６図において５はゲート信号線、６はソース信号
線である。第７図は第６図の反射型アクティブマトリッ
クスアレイの等価回路図である。第７図においてＧ、’
−０４はゲート信号線、Ｓ、−Ｓ４はソース信号線、Ｔ
ＩＩ〜Ｔ４４はＴＦＴ、Ｐ、、−Ｐ４４は反射電極であ
る。第８図は第６図の反射型アクティブマトリックスア
レイの一絵素分をとりだしたときの拡大平面図である。

ただし反射電極面からみたところを示している。第８図
において、７は絶縁体膜、８はドレイン端子、９はゲー
ト端子、ｌＯはＴＰＴ絶縁体膜、１１はソース端子、１
２はＡ１などからな′る反射電極である。第９図＋ａｌ
は第８図のＤＤ’線での断面図、第９図ｆｂｌは第８図
のＥＥ’線での断面図、第９図（Ｃ１は第８図のＦＦ″
線での断面図である。第９図ｔａｌ　（ｂｌ　（Ｃ１に
おいて１３はガラスなどの絶縁基板、１４はＳｉＮｘな
どの絶縁体層である０以上第６図から第９図ｆａｔ　（
ｂｌ　（Ｃ１を参照しながら従来の反射型アクティブマ
トリックスアレイの製造方法について説明する。まず絶
縁基板１３上にゲート信号線・ソース信号線およびＴＰ
Ｔを形成する。次に前記信号線およびＴＦＴ上に絶縁体
層１４を形成する。次にＴＰＴのドレイン端子８上の絶
縁体層１４を除去する。次にＡｌからなる金属層を絶縁
体層１４上に形成し、前記金属層とＴＦＴのドレイン端
子８とを接続する０次に前記金属をパターニングし、第
９図（ａｌ　（ｂｌ　（ｃｌに示すように各ＴＦＴのド
レイン端子８に接続された反射電極１２を隣接した反射
電極１２と分離する。次に完成した反射型アクティブマ
トリックスアレイのＴＰＴの欠陥を検査して終了するが
、前記欠陥検査については第１０図を用いて詳細に説明
する。

第１０図は従来の反射型アクティブマトリックスアレイ
の検査方法を説明するための説明図である。

第１Ｏ図において１５．１６はプローブ、１７は抵抗値
測定手段である。ＴＰＴのゲート・ソース間短絡欠陥に
ついては比較的検査が容易であるので省略する。まずＴ
ＰＴのゲート・ドレイン間短絡欠陥について説明する。

前記欠陥を検出するためには、まずプローブ１５を検査
をする絵素のＴＰＴが接続されているゲート信号線に圧
接する。

次に前記各ゲート信号線に接続されたＴＰＴの反射電極
にプローブ１６を圧接していき、そのときのプローブ１
５と１６間の抵抗値を抵抗値測定手段１７で測定する。

ＴＰＴにゲート・ドレイン間短絡欠陥が発生している場
合、前記測定抵抗値は所定値よりも低く測定されること
より欠陥を検出できる０次にＴＰＴのソース・ドレイン
間短絡欠陥について説明する。前記欠陥を検出するため
には、まずプローブ１５を検査をする絵素のＴＰＴが接
続されているソース信号線に圧接する０次に前記各ソー
ス信号線に接続されたＴＰＴの反射電極にプローブ１６
を圧接していき、そのときのプローブ１５と１６間の抵
抗値を抵抗値測定手段１７で測定する。ＴＰＴにソース
・ドレイン間短絡欠陥が発生している場合、前記測定抵
抗値は所定値よりも低く測定されることにより欠陥を検
出できる。

発明が解決しようとする問題点 しかしながら、従来の反射型アクティブマトリックスア
レイの製造方法では、反射電極１２をパターニングし、
各ＴＰＴのドレイン端子８に接続された反射電極を隣接
した反射電極と分離後、各反射電極にプローブを圧接し
てＴＦＴの不良を検査する。そのためプローブにより反
射電極などが損傷するという問題点があり、またプロー
ブの位置決めなどに長時間を要し、反射電極数が数万点
以上となるととても実用にたえうるちのではなかった。

本発明は上記問題点に鑑み、ＴＰＴの欠陥検査を非常に
容易にする反射型アクティブマトリックスアレイの製造
方法を提供するものである。

問題点を解決するための手段 上記問題点を解決するため本発明の反射型アクティブマ
トリックスアレイの製造方法は、ＴＰＴのドレイン端子
が接続された反射電極を複数個短絡し、かつ反射型アク
ティブマトリックスアレイのゲート信号線およびソース
信号線に電気的接続が可能なように形成し、その後前記
反射電極に信号を印加し、前記信号線からの出力信号を
測定し、その後前記反射電極を個々の反射電極に分離す
るものである。

作用 本発明は反射型アクティブマトリックスアレイに反射電
極を形成するさい、ＴＰＴのドレイン端子が接続された
反射電極を複数個短絡かつ反射型アクティブマトリック
スアレイの各信号線ごとに電気的接続が得られるように
形成する。したがって前記反射電極に信号を印加するこ
とにより、各ＴＰＴのドレイン端子に信号を印加できる
こととなる。ゆえにＴＰＴに短絡欠陥が発生していた場
合、反射電極に印加した信号が短絡欠陥を通して反射型
アクティブマトリックスアレイのゲート信号線またはソ
ース信号線に出力されるから、どの信号線に接続されて
いるＴＰＴに欠陥が発生しているのかを検出することが
できる。

実施例 以下本発明の一実施例の反射型アクティブマトリックス
アレイの製造方法について図面を参照しながら説明する
。まず絶縁基板１３上にゲート信号線、ソース信号線お
よびＴＰＴを形成する。次に前記信号線およびＴＦ’Ｔ
上に絶縁体層１４を形成する。次にＴＦＴのドレイン端
子８上の絶縁体層１４を除去する。次に主としてＡ１か
らなる金属層を絶縁体層１４上に形成し、前記金属層と
ＴＰＴのドレイン端子８とを接続する。以上の工程は従
来の製造工程と同一である。゛以上の工程が終了した反
射型アクティブマトリックスアレイの一部拡大平面図を
第２図に示す。第２図では反射電極形成のパターニング
をおこなっていないため反射電極１２は図示されない。

第３図（ａ）は第２図のＡＡ’線での断面図、第３図（
ｂｌは第２図のＢＢ’線での断面図、第３図（Ｃ）は第
２図のＣＣ°線での断面図である。次に必要に応じて、
反射型アクティブマトリックスアレイの各信号線ごとに
電気的接続が可能なように、各信号線上の絶縁体層１４
および前述の金属層を除去する。前記状態の反射型アク
ティブマトリックスアレイの等価回路を第４図に示す。

第４図であきらかなように各反射電極は隣接した反射電
極と２により短絡状態となっている。以後前記短絡パタ
ーンを反射電極短絡部と呼ぶ。次にＴＦＴの欠陥検査工
程を行う。第１図は反射型アクティブマトリックスアレ
イの検査工程および検査方法を説明するための説明図で
ある。第１図において１は反射電極に信号を印加する位
置を示す信号印加端子、３．４は各信号線から出力され
る信号を検出するための信号検出手段、１日は反射電極
に信号を印加するための信号印加手段、１９はＴＦＴの
Ｔ！Ｉに発生しているゲート・ドレイン短絡欠陥、２０
はＴＦＴのＴ３３に発生しているソース・ドレイン短絡
欠陥、ＳＧ、〜ＳＧ４は任意のゲート信号線と電気的に
接続するためのゲート接続手段、ＳＳ１〜Ｓ３４は任意
のソース信号線と電気的に接続するためのソース接続手
段、ＲＧ、〜ＲＧ、およびＲ３，〜Ｒ３，はピックアッ
プ抵抗である。第１図を用いてまずＴＰＴのゲート・ド
レイン間短絡欠陥の検出方法を説明する。

まず信号印加手段１８は所定値の信号を出力し、信号印
加端子に印加する。すると前記信号は各ＴＰＴのドレイ
ン端子に印加されることになる。

次にゲート接続手段ＳＧ、のみを閉じ、信号検出手段３
とゲート信号線Ｇ１とを接続するとともに、ゲート信号
線Ｇ１上に信号が出力されていないかを検出する。以上
の動作を順にＳ０４まで繰りかえす。第１図の場合ＴＰ
ＴのＴ４に短絡欠陥１９が発生しているため、ゲート接
続手段Ｓ０２を閉じたさい信号が信号検出手段３に検出
されることにより、ゲート信号線Ｇ２に接続されている
ＴＰＴにゲート・ドレイン間短絡欠陥が発生しているこ
とを検出することができる０次にＴＰＴのソース・ドレ
イン間短絡欠陥の検出方法を説明する。まず信号印加手
段１日は所定値の信号を出力し、信号印加端子に印加す
る。すると前記信号は各ＴＰＴのドレイン端子に印加さ
れることになる。

次にソース接続手段Ｓ８１のみを閉じ、信号検出手段４
とツース信号線ＳＩとを接続するとともに、ソース信号
線Ｓ１上に信号が出力されていないかを検出する。以上
の動作を順にＳＳ、まで繰りかえす。第１図の場合ＴＰ
Ｔの７３３に短絡欠陥２０が発生しているため、ソース
接続手段Ｓ３３を閉したさい信号が信号検出手段４に検
出されることにより、ソース信号線Ｓ９に接続されてい
るＴＰＴにソース・ドレイン間短絡欠陥が発生している
ことを検出することができる。以上の工程によりＴＰＴ
の絵素欠陥を検出することができる。

次に反射電極のパターニング工程について説明する。前
記工程によりＴＰＴの欠陥数が所定値以下の反射型アク
ティブマトリックスアレイのみ次工程に流す、パターニ
ング工程では前述の金属層上にレジスタをかけ、パター
ニングをおこない反射電極短絡部２を除去することによ
り、反射型アクティブマトリックスアレイは完成する。

なお、本発明の実施例では反射電極１２のパターニング
をおこなう前ＴＰＴの欠陥検査をおこなうとしたが、第
５図の断面図に示すように、反射電極１２のパターニン
グ後、前記反射電極１２上に金属膜（以後反射電極接続
膜と呼ぶ、）を蒸着し、複数個の反射電極を短絡しても
よいことば明らかである。前述のことは通常、反射電極
はドレイン端子８との電気的接続性および絶縁体膜１４
との接着強度などを改善するため２種類以上の金属を積
層して形成する。したがって、容易に前述の工程を実施
することができる。

また第１図において１８を信号印加手段、３・４を信号
検出手段としたが、前記位置関係は１８を信号検出手段
３，４を信号印加手段としてもＴＰＴの欠陥検出をおこ
なえることは明らかである。

発明の効果 本発明は反射型アクティブマトリックスアレイの隣接し
た反射電極を短絡かつ反射型アクティブマトリックスア
レイの各信号線ごとに電気的接続が得られるように形成
した上でＴＰＴの欠陥検査を行うものである。したがっ
て検査工程時に従来のようにプローブなどの機械的手段
を用いることがないため、絵素には非接触で検査をおこ
なうことができ、ゆえに反射型アクティブマトリックス
アレイをｔｉ傷することがない、またプローブの絵素電
極５に位置決めをしていく必要がないため、高速に検査
をおこなうことができる。さらに反射型アクティブマト
リックスアレイの製造工程中にＴＰＴの短絡欠陥が多数
個発生している不良の反射型アクティブマトリックスア
レイを選別することができ、初期段階での選別により製
造コストを低減させることができる。

【図面の簡単な説明】

第１図は本発明の反射型アクティブマトリックスアレイ
の製造方法の一工程である検査工程を説明するための説
明図、第２図は反射型アクティブマトリックスアレイの
一部拡大平面図、第３図（８）ｆｂｌ　（Ｃ１ば第２図
の断面図、第４図は本発明の反射型アクティブマトリッ
クスアレイの製造工程の一段階における反射型アクティ
ブマトリックスアレイの一部等価回路図、第５図は反射
型アクティブマトリックスアレイの一部断面図、第６図
は反射型アクティブマトリックスアレイの一部平面図、
第７図は第６図の等価回路図、第８図は反射型アクティ
ブマトリックスアレイの一部拡大平面図、第９図ｆａｌ
　（ｔｅｌ　ｆｃｌは第８図の断面図、第１Ｏ図は従来
の反射型アクティブマトリックスアレイの製造方法の一
工程である検査工程を説明するための説明図である。 １・・・・・・信号印加端子、２・・・・・・反射電極
短絡部、３．４・・・・・・信号検出手段、５・・・・
・・ゲート信号線、６・・・・・・ソース信号線、７・
・・・・・絶縁体膜、８・・・・・・ドレイン端子、９
・・・・・・ゲート端子、１０・・・・・・ＴＦＴ絶縁
体膜、１１・・・・・・ソース端子、１２・・・・・・
反射電極、１３・・・・・・絶縁基板、１４・・・・・
・絶縁体層、１５゜１Ｇ・・・・・・プローブ、１７・
・・・・・抵抗値測定手段、１８・・・・・・信号印加
手段、１９．２０・・・・・・短絡欠陥、２１・・・・
・・反射電極接続膜、Ｇ、−Ｇ、・・・・・・ゲート信
号線、８１〜Ｓ、・・・・・・ソース信号線、ＳＧ、〜
ＳＧ４・・・・・・ゲート接続手段、ＳＳ、〜ＳＳ、・
・・・・・ソース接続手段、ＲＧ、〜ＲＧ、、Ｒ３，〜
Ｒ３゜・・・・・・ピンクアンプ抵抗、ＴＩ＋　””　
Ｔ　４　ａ・・・・・・ＴＦＴ。 ＰＩＩ〜Ｐ４４・・・・・・反射ｓＦｇ１゜代理人の氏
名　弁理士　中尾敏男　はか１名第２図 第３図 第４図 第５図　　　　　　　２トー５．１Ｆｒｔｈ梼餞Ｗ第６
図 ５−−−ケート１害１「寥１ｔ ６−−−ソース　・Ｉ 第７図　　　　　Ｇ１−Ｇ４−ゲーに信舌惺δＩＡメ５
４−−ソー；１；５ノ１ １＋　”　Ｔ４４−−　ＴＦｒ Ｐ＋　＋　ｖ　Ｐ４４−−一反折・電兎ｊｌ−−−り−
１ｔｇ） ｆ２−ｍ−９村貧五 Ｅ′

Claims (1)

【特許請求の範囲】
1. 　薄膜トランジスタのドレイン端子が接続された反射電
   極を複数個短絡し、かつ反射型アクティブマトリックス
   アレイのゲート信号線およびソース信号線に電気的接続
   が可能なように形成し、次に前記反射電極に信号を印加
   し、前記ゲート信号線およびソース信号線からの出力信
   号を測定し、次に前記反射電極を個々の反射電極に分離
   することを特徴とする反射型アクティブマトリックスア
   レイの製造方法。