JPH01128552A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH01128552A
JPH01128552A JP62285427A JP28542787A JPH01128552A JP H01128552 A JPH01128552 A JP H01128552A JP 62285427 A JP62285427 A JP 62285427A JP 28542787 A JP28542787 A JP 28542787A JP H01128552 A JPH01128552 A JP H01128552A
Authority
JP
Japan
Prior art keywords
copolymer
range
sealing
fluororesin
coat layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP62285427A
Other languages
English (en)
Other versions
JP2576541B2 (ja
Inventor
Toru Ishida
徹 石田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AGC Inc
Original Assignee
Asahi Glass Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Asahi Glass Co Ltd filed Critical Asahi Glass Co Ltd
Priority to JP62285427A priority Critical patent/JP2576541B2/ja
Publication of JPH01128552A publication Critical patent/JPH01128552A/ja
Application granted granted Critical
Publication of JP2576541B2 publication Critical patent/JP2576541B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/48463Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909Post-treatment of the connector or wire bonding area
    • H01L2224/8592Applying permanent coating, e.g. protective coating
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は、半導体装置に関するものである。
[従来の技術] 半導体素子は、耐湿性の向上などの目的により、エポキ
シ樹脂などの封止樹脂を用いて、封止処理が施されてい
る。しかしながら、封止加工する時または、封止樹脂が
硬化する時の収縮力あるいは熱的内部応力によって、半
導体素子の表面が損傷したり、ボンディングワイヤーな
どのリード線が破断したりして、接続不良を生じるなど
の問題があった。これらの問題を解決すべく、封止樹脂
による封止加工の前に、あらかじめ半導体素子およびリ
ード線の表面に被覆層が形成されている。
この被覆層としては、伸びなどの機械的性質に温度依存
性の小さいポリシロキサン系ゴムや樹脂を用いることが
知られている(特開昭62−199661など)。また
、耐湿性の優れたフッ素樹脂を用いることも知られてい
る(特開昭62−111453など)。
[発明の解決しようとする問題点] 従来のポリシロキサン系のゴムや樹脂を用いる方法は、
半導体素子の表面あるいはリード線への密着性が乏しい
。あるいは封止樹脂との密着性に乏しいなどの問題があ
り、また、ポリシロキサン系のゴムや樹脂は耐湿性や、
耐アルカリ性などの耐薬品性に難点があるため、被覆層
の物性変化が生じやす(、半導体装置の長期耐久性に問
題があった。
また、フッ素樹脂を用いる方法では、耐湿性などは改良
されるが、封止加工時あるいは封止樹脂の硬化時に生じ
る接続不良などの問題は改良されていない。
本発明は、封止加工時の接続不良などの問題点を防止し
、かつ、耐久性の優れた半導体装置を提供しようするも
のである。
[問題点を解決するための手段] 本発明は、前述の問題点を解決すべくなされたものであ
り、半導体素子およびリード線の表面の一部または全部
に、フッ素樹脂を主成分とするガラス転移温度が一30
〜80℃の範囲にあるインナーコート層が形成されてい
ることを特徴とする半導体装置を提供するものである。
第1図は1本発明のインナーコート層を形成した半導体
装置の一例を示すものである。
半導体素子2が半導体基板としてのリードフレーム上7
a上に接着層6を介して接着固定されている。3は、上
記素子2上に形成された電極5と他のリードフレーム7
b、 7cとを接続したボンデインクワイヤーであり、
4はボンディングワイヤーの先端部である、インナーコ
ート層lが、半導体素子2およびボンディングワイヤー
先端部4上に形成されている。また、8は上記各構成要
素の封止樹脂である。
本発明は、上記の如きインナーコート層がフッ素樹脂を
主成分とし、ガラス転移温度(以下、 Tgという)が
−30〜80℃の範囲にある。Tgが上記範囲よりも高
くても、低くても封1ヒ加工時の外部応力や、封止樹脂
硬化時の熱的内部応力を充分に緩衝することができず、
接続不良などを生じることがあり好ましくない。好まし
くは、Tgが一20〜70℃である。
また、フッ素樹脂としては、非晶質のものを採用するこ
とが好ましい。かかる非晶質のフッ素樹脂としては、後
述のフルオロオレフィンおよびエチレン性゛不飽和化合
物の共(n合体(特に交互共重合体が好ましい)に基づ
くフッ素樹脂などがある。
また、フッ素樹脂において、フッ素含(T−Illがあ
まり小さなものでは、湿気バリヤー性が充分に発揮され
ず好ましくない、主鎖構造にのみフッ素原子を有するフ
ッ素樹脂を用いる場合にはフッ素含有量カ月0重量%以
上のものを採用することが好ましい。また側鎖構造にも
フッ素原子を有するフッ素樹脂を採用する場合には、フ
ッ素含有量が3重M%程度以上のものであればよい。
本発明において、フッ素樹脂は、溶剤に可溶性のものが
被覆作業性に優れることから好ましく採用される。かか
る溶剤可溶性フッ素樹脂としては、炭素数2〜4程度の
フルオロオレフィンと、フルオロオレフィンと共重合可
能なエチレン性不飽和化合物との共重合体が好ましく採
用される。フルオロオレフィンとしては、テトラフルオ
ロエチレン、クロロトリフルオロエチレン、トリフルオ
ロエチレン、フッ化ビニリデン、ヘキサフルプロピレン
、ペンタフルオロプロピレンなどとが例示される。中で
もテトラフルオロエチレン、クロロトリフルオロエチレ
ン、ヘキサフルオロプロピレンが好ましく採用される。
特にテトラフルオロエチレンまたはヘキサフルオロプロ
ピレンが低Tgな共重合を与え易いため好ましい。また
、エチレン性不飽和化合物としては、オレフィン類、ビ
ニルエーテル類、ビニルエステル類、アリルエーテル類
、アリルエステル類、アクリロイル化合物、メタクリロ
イル化合物などが例示される。中でもフルオロオレフィ
ン類との共1n合性に優れるオレフィン類、ビニルエー
テル類、ビニルエステル類、アリルエーテル類、アリル
エステル類が好ましく採用される。上記エチレン性不飽
和化合物としては、炭素数2〜15程度の直鎖状、分岐
状あるいは脂環状のアルキル基を有するエチレン性不飽
和化合物が、共重合体の溶剤に対する溶解性が優れるた
め好ましく採用される。かかるエチレン性不飽和化合物
としては、アルキルビニルエーテル、アルキルビニルエ
ステル、アルキルアリルエーテル、アルキルアリルニス
デル、アクリル酸アルキルエステル、メタクリル酸アル
キルエステルなどが挙げられる。さらに具体的には、エ
チルビニルエーテル、ブチルアリルエーテル、ヘキシル
ビニルエーテル、シクロヘキシルビニルエーテル、オク
チルビニルエーテル、デシルビニルエーテル、エチルビ
ニルエステル、ブチルビニルエステル、ヘキシルビニル
エステル、オクチルビニルエステル、デシルビニルエス
テル、エチルアリルエーテル、ブチルアリルエーテル、
ヘキシルアリルエーテル、オクチルアリルエーテル、デ
シルアリルエーテル、エチルアリルエステル、ブチルア
リルエステル、ヘキシルアリルエステル、オクチルアリ
ルエステル、デシルアリルエステル、アクリル酸エチル
、アクリル酸ブチル、アクリル酸ヘキシル、アクリル酸
オクチル、アクリル酸デシル、アクリル酸ドデシル、ア
クリル酸テトラデシル、メタクリル酸エチル、メタクリ
ル酸ブチル、メタクリル酸ヘキシル、メタクリル酸オク
チル、メタクリル酸デシル、メタクリル酸ドデシ゛ル、
メタクリル酸テトラデシルなどが挙げられる。中でも、
アルキル基が直鎖状あるいは分岐状のアルキル基を有す
るものか共重合体のTgが好ましい範囲の共重合体が得
られるため好ましくは採用される。また、アルキル基の
炭素数が大きめのものの方が共重合体のTgが好ましい
範囲になる。また、エチレン性不飽和化合物は炭素に結
合した水素の一部または全部がフッ素に置換されたもの
であってもよいが、フッ素置換されていないものの方が
溶剤に対する溶解性が優れるため好ましい。
かかる共重合体は、フルオロオレフィンに基づく単位を
30モル%以上含有するものであることが好ましい。フ
ルオロオレフィンに基づく単位が少なずぎると耐湿性が
充分に得られず、半導体装置の耐久性が低下する傾向が
ある。また、フルオロオレフィンに基づく単位は70モ
ル%以下であることが好ましい。フルオロオレフィンに
基づく単位が多量すぎると、溶剤に対する溶解性が低下
する傾向があるため、被覆作業性が低下し好ましくない
。また、共重合体において、フルオロオレフィンおよび
エチレン性不飽和化合物は、それぞれ単独であってもよ
いし、二種以上が併用されたものであってもよい。
また、かかる共重合体は、硬化反応部位を有し、硬化剤
と反応あるいは共重合体同志で反応して三次元網状構造
を形成するものが゛ト導体素rおよびリード線との密着
性が優れ、かつ各種薬品に対する耐性も優れることから
好ましい。
ここで、硬化反応部位としては、水酸基、カルボン酸基
、酸アミド基、アミノ基、メルカプト基などの活性水素
含有基や、エポキシ基、炭素−炭素不飽和基、臭素、ヨ
ウ素などの活性ハロゲン基、エステル基、アシルアジド
基、アジド基、ジアゾ基などが挙げられる。かか・る硬
化反応部位の共重合体への導入方法は、硬化反応部位を
有する単量体を共重合せしめる、共重合体の一部を分解
せしめる、共重合体に硬化反応部位を与える化合物を反
応せしめるなどの方法が挙げられる。ここで、硬化反応
部位を有する単量体としては、ヒドロキシブチルビニル
エーテルなどのヒドロキシアルキルビニルエーテル。
ヒドロキシエチルアリルエーテルなどのヒドロキシアリ
ルビニルエーテル、グリシジルビニルエーテル、アミノ
アルキルビニルエーテル、グリシジルアリルエーテル、
アミノアルキルアリルエーテル、カルボキシアルキルア
リルエーテル、アクリル酸、メタクリル酸などが例示さ
れる。また、共重合体の一部を分解せしめる方法として
は、重合後加水分解可能なエステル基を4Tする単量体
を共重合せしめた後、共重合体を加水分解することによ
り、共重合体中にカルボン酸基または水酸基を生成せし
める方法が例示される。共重合体に硬化反応部位を与え
る化合物を反応せしめる方法としては、水酸基含有共重
合体にイソシアネートエチルアクリレートなどの水酸基
と反応性の部位および炭素−炭素不飽和基を有する化合
物を反応させることにより不飽和基を導入する方法、水
酸基含有共重合体にコハク酸なとの二価カルボン酸無水
物を反応せしめてカルボン酸基を導入する方法などが例
示される。
また、かかる共重合体としては、数平均分子量2000
〜5000000程度のものを採用することが好ましい
。特に2000〜1000000が好ましい。数平均分
子量が2000よりも小さいものでは、封止加工時の外
力あるいは封止樹脂の硬化収縮応力あるいは内部応力に
対抗し得る強靭なインナーコート層を形成することが難
しく、また数平均分子量が大きすぎると、溶剤によって
希釈しても適当なインナーコート層を形成することが雉
しくなり好ましくない。
共重合体が硬化反応部位を有する場合、通常は硬化剤を
併用して、三次元網状構造を有するフッ素樹脂インナー
コート層を形成せしめる。
かかる硬化剤としては、多価イソシアネート系、金属ア
ルコキサイド、メラミン系、尿素樹脂系、多塩基酸系、
エポキシ系、シリコーン系、ブロック多価イソシアネー
ト系など腫々の硬化剤が使用可能である。もちろん、こ
れら硬化剤に加えて、硬化促進剤を加えることも可能で
ある。また、共重合体が炭素−炭素不飽和基を右する場
合には、紫外線などの活性エネルギー線を照射せしめる
ことにより、硬化可能であるため、硬化剤を併用しなく
ともよい。
インナーコート層としては、非架橋型のフッ素樹脂を使
用してもよいが、硬化部位の反応により架橋し、三次元
網状構造を形成し得る架橋型のフッ素樹脂を用いた方が
半導体素子などとの密着性が優れ、耐久性が優れるため
好ましい。
インナーコート層のフッ素樹脂が三次元網状構造を有す
る場合には、線状の共重合体が弔に絞まり合っている場
合に比べ、可撓性、伸びなどが低下するため、Tgの低
いものを採用する方が、封止加工時および封Llt樹脂
硬化時に生じる接続不良などを防止することができる。
好ましくは、インナーコート層のTgが一30〜40℃
の範囲内になるフッ素樹脂である。
また、かかるフッ素樹脂は、インナーコート層形成に当
って、適当な溶剤に溶解または分散された塗料の形で用
いられることが好ましい。
かかる溶剤としては、キシレン、トルエンなどの芳香族
炭化水素類、n−ブタノールなどのアルコール類、酢酸
ブチルなどのエステル類、メチルイソブチルケトンなど
のケトン類、エチルセロゾルブなどのグリコールエーテ
ル類などに加えて市販の各種シンナーも採用可能である
。また、硬化反応部位として炭素−炭素不飽和基を有す
る共重合体を使用する場合には、多価アクリレート、多
価メタクリレート、フルオロアルキルアクリレート、フ
ルオロアルキルメタクリレートなどの反応性希釈剤を用
いてもよい。
また、インナーコート層には、上記フッ素樹脂と他の合
成樹脂が併用されていてもよい。かかる合成樹脂として
は、アクリル樹脂、エポキシ樹脂、フェノール樹脂、ポ
リイミド樹脂、ポリエステル樹脂などや、ポリウレタン
、アクリルエラストマーなどエラストマ性のものも採用
可能である。
半導体素子−りにフッ素樹脂インナーコート層を形成す
るに当っては、デイスペンサーの如き装置を使用したり
する。この際、フッ素樹脂を半導体素子表面のボンディ
ングワイヤー先、端部4の側湾部上方まで被覆される様
に半導体素子全面を被覆することがボンディングワイヤ
ーの損傷を防止する上で望ましい。インナーコート層の
膜厚は、極力薄いものが好ましい。最近の半導体装置は
、実装密度の向上、大型化、ICカードなどの出現によ
り封止樹脂層の薄型化が要求されてきているため、イン
ナ下コート層が厚くなると狭部封止樹脂(インナ下コー
ト層の上にあたる部分)の厚さが薄くなりすぎ、その部
分の機械的強度が低下するため、温度サイクルの繰返し
により封止樹脂にクラック等が生じるなどの問題が起こ
り得る。好ましくはインナーコート層を、最大厚さでも
600μ程度以下にすることである。
本発明の半導体装置は、封IF樹脂により封止加工がさ
れていてもよい。
[実施例] 実施例1 実施例1〜8、比較例1〜2 第1表に示す組成のフッ素樹脂塗料を、ディスペンサー
を用いて4.5X 7.4mm四方の256にピットC
MO3型RAS素子表面(ボンディングワイヤー先端部
を含む)上に自然落下拡散させた後、140℃で10分
間加熱硬化させてインナーコート層を形成した。このイ
ンナーコート層を形成させたCMO3型RAS素子を、
エポキシ樹脂組成物で、トランスファー成形(180℃
、 70kg/cm”、 1.5分成形)により封止加
工して試験片を得た。封止加工時のボンディングワイヤ
ー断線、接続不良などの不良発生率、およびプレッシャ
ーワラカー試験(+21 ”C12気圧の過飽和水蒸気
中に3000時間投入)後の不良発生率(RASの電気
的動作異常の発生率)を第2表に示した。
第1表中、 含フツ素共重合体Aは TFE、  I−IBVE、 
 BVE がそれぞれ 49. Il、 4Q (重量
%)の割合で共重合した共重合体。
含フツ素共重合体BはCTFE、  IIBVE、  
BVE  がそれぞれ 53.11.36 (重量%)
の割合で共重合した共重合体。
含フツ素共重合体Cは II F P 、  II B
 V E 、  B V E がそれぞれ 58. 9
.33 (重量%)の割合で共重合した共重合体。
含フツ素共重合体Diet  TFE、  VAc、 
 EGMAEがそれぞれ 52.26.22 (重量%
)の割合で共重合した共重合体。
含フツ素共重合体EはCTF E、 EVE、 IIB
VE、 BzVEがそれぞれ 41,29.In、20
 (重量%)の割合で共重合した共重合体。
含フツ素共重合体FはTFE、  IIBVE、  4
FVE  がそれぞれ 39. 9. 52(重量%)
の割合で共重合した共重合体。
ただし、TFEはテトラフルオロエチレン、HBVEは
ヒドロキシブチルビニルエーテル、BVEがブチルビニ
ルエーテル、CTFEはクロロトリフルオロエチレン、
HFPはヘキサフルオロプロピレン、VACはCII 
、 C00CII=CUZ、EGMAEはCI+、=C
HC)120CH2C)1.0H1EVEはエチルビニ
ルエーテル、BzVEは安息香酸ビニルエステル、4F
VEはCIl□・CII OCII□ChCFillを
表わす。)アクリルポリマーは、メチルメタクリレート
、ブチルメタクリレート、ヒドロキシエチルメタクリレ
ートはそれぞれ8.1.1  (モル比)の割合で共重
合した共重合体。
ポリイミド前駆体は、PFA (テトラフルオロエチレ
ンとパーフルオロ(メチルビニルエーテル)の共重合体
)、ポリイミド前駆体(ビスフェニルテトラカルボン酸
とP−フェニレンジアミン混合物)をそれぞれ5.22
(重量比)の割合の混合物。
シリコーンフェスは、ジフェニルシロキサン単位、ジメ
チルシロキザン単位がそれぞれ2.10(モル比)であ
るシリコーンフェス。
コロネートE Hは日本ポリウレタン社製へキサメチレ
ンジイソシアネート環状三量体である。
塗膜TgはDSCで測定した。
*)比較例1は 100℃1時間、200℃1時間、2
50℃40分で硬化させた。
第  2  表 第2表中、 Oは不良発生率40%以下、Δは不良発生率40〜80
%×は不良発生率80%以上を表わす。
[発明の効果] 本発明の半導体装置は、封止加工時および封止樹脂硬化
時における接続不良等を起こし難t71ものであるため
、極めて生産性の良いものである。さらに耐湿性などの
耐久性にも優れてI/するため、長期にわたって安心し
て使用することのできるものである。
【図面の簡単な説明】
第1図は、本発明の半導体装置の一例を示す断面図であ
る。図においてlはインナーコート層、2は半導体素子
、3はボンディングワイヤー、4はボンディングワイヤ
ー先端部、5(ま電極、6は接着層、7a、 7b、 
7cはリードフレーム、8は封止樹脂を示している。

Claims (1)

  1. 【特許請求の範囲】 1、半導体素子およびリード線の表面の一部または全部
    に、フッ素樹脂を主成分とするガ ラス転移温度が−30〜80℃の範囲にあるインナーコ
    ート層が形成されていることを特徴とする半導体装置。
JP62285427A 1987-11-13 1987-11-13 半導体装置 Expired - Lifetime JP2576541B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62285427A JP2576541B2 (ja) 1987-11-13 1987-11-13 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62285427A JP2576541B2 (ja) 1987-11-13 1987-11-13 半導体装置

Publications (2)

Publication Number Publication Date
JPH01128552A true JPH01128552A (ja) 1989-05-22
JP2576541B2 JP2576541B2 (ja) 1997-01-29

Family

ID=17691381

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62285427A Expired - Lifetime JP2576541B2 (ja) 1987-11-13 1987-11-13 半導体装置

Country Status (1)

Country Link
JP (1) JP2576541B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0322465A (ja) * 1989-06-20 1991-01-30 Sumitomo Bakelite Co Ltd 樹脂封止型半導体装置
EP0686669A3 (en) * 1994-06-06 1996-08-07 Dow Corning Toray Silicone Compositions for protecting semiconductor elements and semiconductor devices
US5736792A (en) * 1995-08-30 1998-04-07 Texas Instruments Incorporated Method of protecting bond wires during molding and handling
JPWO2010074038A1 (ja) * 2008-12-24 2012-06-14 旭硝子株式会社 発光素子モジュールおよびその製造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5471369A (en) * 1977-11-17 1979-06-07 Mitsubishi Electric Corp Method of packing resin of electronic parts
JPS61222152A (ja) * 1985-03-27 1986-10-02 Nitto Electric Ind Co Ltd 半導体装置
JPS62108556A (ja) * 1985-11-06 1987-05-19 Hitachi Ltd 半導体装置
JPS62115753A (ja) * 1985-11-15 1987-05-27 Hitachi Ltd 半導体装置
JPS62177950A (ja) * 1986-01-31 1987-08-04 Hitachi Ltd 半導体装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5471369A (en) * 1977-11-17 1979-06-07 Mitsubishi Electric Corp Method of packing resin of electronic parts
JPS61222152A (ja) * 1985-03-27 1986-10-02 Nitto Electric Ind Co Ltd 半導体装置
JPS62108556A (ja) * 1985-11-06 1987-05-19 Hitachi Ltd 半導体装置
JPS62115753A (ja) * 1985-11-15 1987-05-27 Hitachi Ltd 半導体装置
JPS62177950A (ja) * 1986-01-31 1987-08-04 Hitachi Ltd 半導体装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0322465A (ja) * 1989-06-20 1991-01-30 Sumitomo Bakelite Co Ltd 樹脂封止型半導体装置
EP0686669A3 (en) * 1994-06-06 1996-08-07 Dow Corning Toray Silicone Compositions for protecting semiconductor elements and semiconductor devices
US5736792A (en) * 1995-08-30 1998-04-07 Texas Instruments Incorporated Method of protecting bond wires during molding and handling
JPWO2010074038A1 (ja) * 2008-12-24 2012-06-14 旭硝子株式会社 発光素子モジュールおよびその製造方法

Also Published As

Publication number Publication date
JP2576541B2 (ja) 1997-01-29

Similar Documents

Publication Publication Date Title
JP5544800B2 (ja) 表面保護フィルム
JP2010238790A (ja) 太陽電池モジュール用保護シートおよびそれを用いてなる太陽電池モジュール
JPH0368140A (ja) 半導体素子・集積回路装置
WO2019244447A1 (ja) 離型フィルム及び離型フィルムの製造方法
WO2019244448A1 (ja) 離型フィルム及び離型フィルムの製造方法
WO2022153794A1 (ja) フィルム及び半導体パッケージの製造方法
JPH01128552A (ja) 半導体装置
JP2023076578A (ja) 粘着剤組成物、及びそれを用いてなる粘着剤、偏光板用粘着剤、ならびに画像表示装置
JP2023083201A (ja) フレキシブルディスプレイ用粘着シート、ならびに積層体およびフレキシブルディスプレイの製造方法
US20070078230A1 (en) Impedance type humidity sensing copolymer and method of producing the same
KR102410121B1 (ko) 점착제 조성물, 표면 보호 필름 및 유기 발광 전자 장치 제조 방법
JP2010238760A (ja) 太陽電池モジュール用裏面保護シート及び太陽電池モジュール、太陽電池モジュール用裏面保護シートのフッ素樹脂硬化塗膜形成用塗工液
US11919205B2 (en) Mold-release film
TWI627257B (zh) 各向異性導電膜和由其連接的顯示裝置
US20210395581A1 (en) Adhesive agent composition, surface protection film, and method of manufacturing organic light-emitting electronic device
JPWO2019244447A1 (ja) 離型フィルム及び離型フィルムの製造方法
JPH02125407A (ja) コンデンサ
TWI730607B (zh) 表面保護膜及製造有機發光電子裝置之方法
KR102445538B1 (ko) 점착제 조성물, 표면 보호 필름 및 유기 발광 전자 장치 제조 방법
TW202039765A (zh) 表面保護膜及製造有機發光電子裝置之方法
WO2024048545A1 (ja) フィルム及び半導体パッケージの製造方法
JP4899329B2 (ja) 撥油性組成物および撥油膜を有する物品
JPH07254665A (ja) 半導体素子・集積回路装置
JP3276484B2 (ja) 室温硬化性組成物
TW202302793A (zh) 黏著劑膠帶