JP2576541B2 - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JP2576541B2
JP2576541B2 JP62285427A JP28542787A JP2576541B2 JP 2576541 B2 JP2576541 B2 JP 2576541B2 JP 62285427 A JP62285427 A JP 62285427A JP 28542787 A JP28542787 A JP 28542787A JP 2576541 B2 JP2576541 B2 JP 2576541B2
Authority
JP
Japan
Prior art keywords
copolymer
resin
coat layer
semiconductor device
fluorine
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP62285427A
Other languages
English (en)
Other versions
JPH01128552A (ja
Inventor
徹 石田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AGC Inc
Original Assignee
Asahi Glass Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Asahi Glass Co Ltd filed Critical Asahi Glass Co Ltd
Priority to JP62285427A priority Critical patent/JP2576541B2/ja
Publication of JPH01128552A publication Critical patent/JPH01128552A/ja
Application granted granted Critical
Publication of JP2576541B2 publication Critical patent/JP2576541B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/48463Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909Post-treatment of the connector or wire bonding area
    • H01L2224/8592Applying permanent coating, e.g. protective coating
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は、半導体装置に関するものである。
[従来の技術] 半導体素子は、耐湿性の向上などの目的により、エポ
キシ樹脂などの封止樹脂を用いて、封止処理が施されて
いる。しかしながら、封止加工する時または、封止樹脂
が硬化する時の収縮力あるいは熱的内部応力によって、
半導体素子の表面が損傷したり、ボンディングワイヤー
などのリード線が破断したりして、接続不良を生じるな
どの問題があった。これらの問題を解決すべく、封止樹
脂による封止加工の前に、あらかじめ半導体素子および
リード線の表面に被覆層が形成されている。
この被覆層としては、伸びなどの機械的性質に温度依
存性の小さいポリシロキサン系ゴムや樹脂を用いること
が知られている(特開昭62−199661など)。また、耐湿
性の優れたフッ素樹脂を用いることも知られている(特
開昭62−111453号など)。
[発明の解決しようとする問題点] 従来のポリシロキサン系のゴムや樹脂を用いる方法
は、半導体素子の表面あるいはリード線への密着性が乏
しい。あるいは封止樹脂との密着性に乏しいなどの問題
があり、また、ポリシロキサン系のゴムや樹脂は耐湿性
や、耐アルカリ性などの耐薬品性に難点があるため、被
覆層の物性変化が生じやすく、半導体装置の長期耐久性
に問題があった。
また、フッ素樹脂を用いる方法では、耐湿性などは改
良されるが、封止加工時あるいは封止樹脂の硬化時に生
じる接続不良などの問題は改良されていない。
本発明は、封止加工時の接続不良などの問題点を防止
し、かつ、耐久性の優れた半導体装置を提供しようとす
るものである。
[問題点を解決するための手段] 本発明は、前述の問題点を解決すべくなされたもので
あり、半導体素子およびリード線の表面の一部または全
部に、下記(a)と(b)の硬化反応物を主成分とし、
かつガラス転移温度が−30〜+80℃の範囲にあるインナ
ーコート層が形成されていることを特徴とする半導体装
置である。
(a)炭素数2〜4のフルオロオレフィンと、このフル
オロオレフィンと共重合可能なエチレン性不飽和化合物
との含フッ素共重合体であって硬化反応部位を有するも
の。
(b)硬化剤。
第1図は、本発明のインナーコート層を形成した半導
体装置の一例を示すものである。
半導体素子2が半導体基板としてのリードフレーム上
7a上に接着層6を介して接着固定されている。3は、上
記素子2上に形成された電極5と他のリードフレーム7
b,7cとを接続したボンディングワイヤーであり、4はボ
ンディングワイヤーの先端部であり、インナーコート層
1が、半導体素子2およびボンディングワイヤー先端部
4上に形成されている。また、8は上記各構成要素の封
止樹脂である。
本発明では、上記の如きインナーコート層がフッ素樹
脂と硬化剤の硬化反応物を主成分とし、ガラス転移温度
(以下、Tgという)が−30〜80℃の範囲にある。Tgが上
記範囲よりも高くても、低くても封止加工時の外部応力
や、封止樹脂硬化時の熱的内部応力を充分に緩衝するこ
とができず、接続不良などを生じることがある。好まし
くは、Tgが−20〜70℃である。
また、フッ素樹脂としては、非晶質のものを採用する
ことが好ましい。かかるフッ素樹脂は、後述のフルオロ
オレフィンおよびエチレン性不飽和化合物の共重合体
(特に交互共重合体が好ましい)に基づくフッ素樹脂で
ある。
また、フッ素樹脂において、フッ素含有量があまり小
さなものでは、湿気バリヤー性が充分に発揮されず好ま
しくない。主鎖構造にのみフッ素原子を有するフッ素樹
脂を用いる場合にはフッ素含有量が10重量%以上のもの
を採用することが好ましい。また側鎖構造にもフッ素原
子を有するフッ素樹脂を採用する場合には、フッ素含有
量が3重量%程度以上のものであればよい。
本発明において、フッ素樹脂は、溶剤に可溶性のもの
が被覆作業性に優れることから好ましく採用される。か
かるフッ素樹脂は、炭素数2〜4程度のフルオロオレフ
ィンと、フルオロオレフィンと共重合可能なエチレン性
不飽和化合物との共重合体である。フルオロオレフィン
としては、テトラフルオロエチレン、クロロトリフルオ
ロエチレン、トリフルオロエチレン、フッ化ビニリデ
ン、ヘキサフルオロプロピレン、ペンタフルオロプロピ
レンなどが例示される。中でもテトラフルオロエチレ
ン、クロロトリフルオロエチレン、ヘキサフルオロプロ
ピレンが好ましく採用される。特にテトラフルオロエチ
レンまたはヘキサフルオロプロピレンがTgの低い共重合
を与え易いため好ましい。また、エチレン性不飽和化合
物としては、オレフィン類、ビニルエーテル類、ビニル
エステル類、アリルエーテル類、アリルエステル類、ア
クリロイル化合物、メタクリロイル化合物などが例示さ
れる。中でもフルオロオレフィン類との共重合性に優れ
るオレフィン類、ビニルエーテル類、ビニルエステル
類、アリルエーテル類、アリルエステル類が好ましく採
用される。上記エチレン性不飽和化合物としては、炭素
数2〜15程度の直鎖状、分岐状あるいは脂環状のアルキ
ル基を有するエチレン性不飽和化合物が、共重合体の溶
剤に対する溶解性が優れるため好ましく採用される。か
かるエチレン性不飽和化合物としては、アルキルビニル
エーテル、アルカン酸ビニルエステル、アルキルアリル
エーテル、アルカン酸アリルエステル、アクリル酸アル
キルエステル、メタクリル酸アルキルエステルなどが挙
げられる。さらに具体的には、エチルビニルエーテル、
ブチルビニルエーテル、ヘキシルビニルエーテル、シク
ロヘキシルビニルエーテル、オクチルビニルエーテル、
デシルビニルエーテル、エタン酸ビニルエステル、ブタ
ン酸ビニルエステル、ヘキサン酸ビニルエステル、オク
タン酸ビニルエステル、デカン酸ビニルエステル、エチ
ルアリルエーテル、ブチルアリルエーテル、ヘキシルア
リルエーテル、オクチルアリルエーテル、デシルアリル
エーテル、エタン酸アリルエステル、ブタン酸アリルエ
ステル、ヘキサン酸アリルエステル、オクタン酸アリル
エステル、デカン酸アリルエステル、アクリル酸エチ
ル、アクリル酸ブチル、アクリル酸ヘキシル、アクリル
酸オクチル、アクリル酸デシル、アクリル酸ドデシル、
アクリル酸テトラデシル、メタクリル酸エチル、メタク
リル酸ブチル、メタクリル酸ヘキシル、メタクリル酸オ
クチル、メタクリル酸デシル、メタクリル酸ドデシル、
メタクリル酸テトラデシルなどが挙げられる。中でも、
アルキル基が直鎖状あるいは分岐状のアルキル基を有す
るものが共重合体のTgが好ましい範囲の共重合体が得ら
れるため好ましく採用される。また、アルキル基の炭素
数が大きめのものの方が共重合体のTgが好ましい範囲に
なる。また、エチレン性不飽和化合物は炭素に結合した
水素の一部または全部がフッ素に置換されたものであっ
てもよいが、フッ素置換されていないものの方が溶剤に
対する溶解性が優れるため好ましい。
かかる共重合体は、フルオロオレフインに基づく単位
を30モル%以上含有するものであることが好ましい。フ
ルオロオレフィンに基づく単位が少なすぎると耐湿性が
充分に得られず、半導体装置の耐久性が低下する傾向が
ある。また、フルオロオレフィンに基づく単位は70モル
%以下であることが好ましい。フルオロオレフィンに基
づく単位が多量すぎると、溶剤に対する溶解性が低下す
る傾向があるため、被覆作業性が低下し好ましくない。
また、共重合体において、フルオロオレフィンおよびエ
チレン性不飽和化合物は、それぞれ単独であってもよい
し、二種以上が併用されたものであってもよい。
また、かかる共重合体は、硬化反応部位を有し、硬化
剤と反応あるいは共重合体同志で反応して三次元網状構
造を形成するものであり、半導体素子およびリード線と
の密着性が優れ、かつ各種薬品に対する耐性も優れるこ
とから好ましい。ここで、硬化反応部位としては、水酸
基、カルボン酸基、酸アミド基、アミド基、メルカプト
基などの活性水素含有基や、エポキシ基、炭素−炭素不
飽和基、臭素、ヨウ素などの活性ハロゲン基、エステル
基、−CO−N3、アジド基、ジアゾ基などが挙げられる。
かかる硬化反応部位の共重合体への導入方法は、硬化反
応部位を有する単量体を共重合せしめる、共重合体の一
部を分解せしめる、共重合体に硬化反応部位を与える化
合物を反応せしめるなどの方法が挙げられる。ここで、
硬化反応部位を有する単量体としては、ヒドロキシブチ
ルビニルエーテルなどのヒドロキシアルキルビニルエー
テル、ヒドロキシエチルアリルエーテルなどのヒドロキ
シアリルビニルエーテル、グリシジルビニルエーテル、
アミノアルキルビニルエーテル、グリシジルアリルエー
テル、アミノアルキルアリルエーテル、カルボキシアル
キルアリルエーテル、アクリル酸、メタクリル酸などが
例示される。また、共重合体の一部を分解せしめる方法
としては、重合後加水分解可能なエステル基を有する単
量体を共重合せしめた後、共重合体を加水分解すること
により、共重合体中にカルボン酸基または水酸基を生成
せしめる方法が例示される。共重合体に硬化反応部位を
与える化合物を反応せしめる方法としては、水酸基含有
共重合体にイソシアネートエチルアクリレートなどの水
酸基と反応性の部位および炭素−炭素不飽和基を有する
化合物を反応させることにより不飽和基を導入する方
法、水酸基含有共重合体に無水コハク酸などの二価カル
ボン酸無水物を反応せしめてカルボン酸基を導入する方
法などが例示される。
また、かかる共重合体としては、数平均分子量2000〜
5000000程度のものを採用することが好ましい。特に200
0〜1000000が好ましい。数平均分子量が2000よりも小さ
いものでは、封止加工時の外力あるいは封止樹脂の硬化
収縮応力あるいは内部応力に対抗し得る強靭なインナー
コート層を形成することが難しく、また数平均分子量が
大きすぎると、溶剤によって希釈しても適当なインナー
コート層を形成することが難しくなり好ましくない。
硬化反応部位を有する共重合体と硬化剤を併用して、
三次元網状構造を有するフッ素樹脂インナーコート層を
形成せしめる。かかる硬化剤としては、多価イソシアネ
ート系、金属アルコキサイド、メラミン系、尿素樹脂
系、多塩基酸系、エポキシ系、シリコーン系、ブロック
多価イソシアネート系など種々の硬化剤が使用可能であ
る。もちろん、これら硬化剤に加えて、硬化促進剤を加
えることも可能である。また、共重合体が炭素−炭素不
飽和基を有する場合には、紫外線などの活性エネルギー
線を照射せしめることにより、硬化可能であるため、硬
化剤を併用しなくともよい。
インナーコート層としては、硬化部位の反応により架
橋し、三次元網状構造を形成し得る架橋型のフッ素樹脂
を用いた方が半導体素子などとの密着性が優れ、耐久性
が優れるため好ましい。
インナーコート層のフッ素樹脂が三次元網状構造を有
する場合には、線状の共重合体が単に絡まり合っている
場合に比べ、可撓性、伸びなどが低下するため、Tgの低
いものを採用する方が、封止加工時および封止樹脂硬化
時に生じる接続不良などを防止することができる。好ま
しくは、インナーコート層のTgが−30〜40℃の範囲内に
なるフッ素樹脂である。
また、かかるフッ素樹脂は、インナーコート層形成に
当って、適当な溶剤に溶解または分散された塗料の形で
用いられることが好ましい。かかる溶剤としては、キシ
レン、トルエンなどの芳香族炭化水素類、n−ブタノー
ルなどのアルコール類、酢酸ブチルなどのエステル類、
メチルイソブチルケトンなどのケトン類、エチルセロソ
ルブなどのグリコールエーテル類などに加えて市販の各
種シンナーも採用可能である。また、硬化反応部位とし
て炭素−炭素不飽和基を有する共重合体を使用する場合
には、多価アクリレート、多価メタクリレート、フルオ
ロアルキルアクリレート、フルオロアルキルメタクリレ
ートなどの反応性希釈剤を用いてもよい。
また、インナーコート層には、上記フッ素樹脂と他の
合成樹脂が併用されていてもよい。かかる合成樹脂とし
ては、アクリル樹脂、エポキシ樹脂、フェノール樹脂、
ポリイミド樹脂、ポリエステル樹脂などや、ポリウレタ
ン、アクリルエラストマーなどエラストマ性のものも採
用可能である。
半導体素子上にフッ素樹脂インナーコート層を形成す
るに当っては、ディスペンサーの如き装置を使用したり
する。この際、フッ素樹脂を半導体素子表面のボンディ
ングワイヤー先端部4の側湾部上方まで被覆される様に
半導体素子全面を被覆することがボンディングワイヤー
の損傷を防止する上で望ましい。インナーコート層の膜
厚は、極力薄いものが好ましい。最近の半導体装置は、
実装密度の向上、大型化、ICカードなどの出現により封
止樹脂層の薄型化が要求されてきているため、インナー
コート層が厚くなると狭部封止樹脂(インナーコート層
の上にあたる部分)の厚さが薄くなりすぎ、その部分の
機械的強度が低下するため、温度サイクルの繰返しによ
り封止樹脂にクラック等が生じるなどの問題が起こり得
る。好ましくはインナーコート層を、最大厚さでも600
μ程度以下にすることである。
本発明の半導体装置は、封止樹脂により封止加工がさ
れていてもよい。
[実施例] 実施例1〜8、比較例1〜2 第1表に示す組成のフッ素樹脂塗料を、ディスペンサ
ーを用いて、4.5×7.4mm四方の256kビットCMOS型RAM素
子表面(ボンディングワイヤー先端部を含む)上に自然
落下拡散させた後、140℃で10分間加熱硬化させてイン
ナーコート層を形成した。このインナーコート層を形成
させたCMOS型RAM素子を、エポキシ樹脂組成物で、トラ
ンスファー成形(180℃,70kg/cm2、1.5分成形)により
封止加工して試験片を得た。封止加工時のボンディング
ワイヤー断線、接続不良などの不良発生率、およびプレ
ッシャークッカー試験(121℃、2気圧の過飽和水蒸気
中に3000時間投入)後の不良発生率(RAMの電気的動作
異常の発生率)を第2表に示した。
第1表中、 含フッ素共重合体AはTFE,HBVE,BVEがそれぞれ49,11,
40(重量%)の割合で共重合した共重合体。
含フッ素共重合体BはCTFE,HBVE,BVEがそれぞれ53,1
1,36(重量%)の割合で共重合した共重合体。
含フッ素共重合体CはHFP,HBVE,BVEがそれぞれ58,9,3
3(重量%)の割合で共重合した共重合体。
含フッ素共重合体DはTFE,VAc,EGMAEがそれぞれ52,2
6,22(重量%)の割合で共重合した共重合体。
含フッ素共重合体はCTFE,EVE,HBVE,BzVEがそれぞれ4
1,29,10,20(重量%)の割合で共重合した共重合体。
含フッ素共重合体FはTFE,HBVE,4FVEがそれぞれ39,9,
52(重量%)の割合で共重合した共重合体。
(ただし、TFEはテトラフルオロエチレン、HBVEはヒド
ロキシブチルビニルエーテル、BVEがブチルビニルエー
テル、CTFEはクロロトリフルオロエチレン、HFPはヘキ
サフルオロプロピレン、VAcはCH3COOCH=CH2、EGMAEはC
H2=CHCH2OCH2CH2OH、EVEはエチルビニルエーテル、BzV
Eは安息香酸ビニルエステル、4FVEはCH2=CHOCH2CF2CF2
Hを表わす。) アクリルポリマーは、メチルメタクリレート、ブチル
メタクリレート、ヒドロキシエチルメタクリレートをそ
れぞれ8,1,1(モル比)の割合で共重合した共重合体。
ポリイミドワニスは、PFA(テトラフルオロエチレン
とパーフルオロ(メチルビニルエーテル)の共重合
体)、ポリイミド前駆体(ビスフェニルテトラカルボン
酸とP−フェニレンジアミン混合物)をそれぞれ5,22
(重量比)の割合の混合物。
シリコーンワニスは、ジフェニルシロキサン単位、ジ
メチルシロキサン単位がそれぞれ2,10(モル比)である
シリコーンワニス。
コロネートEHは日本ポリウレタ社製ヘキサメチレンジ
イソシアネート環状三量体である。
塗膜のTgはDSC(示差走査熱量計)で測定した。
*)比較例1は100℃1時間、200℃1時間、250℃40分
で硬化させた。
[発明の効果] 本発明の半導体装置は、封止加工時および封止樹脂硬
化時における接続不良等を起こし難いものであるため、
極めて生産性の良いものである。さらに耐湿性などの耐
久性にも優れているため、長期にわたって安心して使用
することのできるものである。
【図面の簡単な説明】
第1図は、本発明の半導体装置の一例を示す断面図であ
る。図において1はインナーコート層、2は半導体素
子、3はボンディングワイヤー、4はボンディングワイ
ヤー先端部、5は電極、6は接着層、7a,7b,7cはリード
フレーム、8は封止樹脂を示している。

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項1】半導体素子およびリード線の表面の一部ま
    たは全部に、下記(a)と(b)の硬化反応物を主成分
    とし、かつガラス転移温度が−30〜+80℃の範囲にある
    インナーコート層が形成されていることを特徴とする半
    導体装置。 (a)炭素数2〜4のフルオロオレフィンと、このフル
    オロオレフィンと共重合可能なエチレン性不飽和化合物
    との含フッ素共重合体であって硬化反応部位を有するも
    の。 (b)硬化剤。
JP62285427A 1987-11-13 1987-11-13 半導体装置 Expired - Lifetime JP2576541B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62285427A JP2576541B2 (ja) 1987-11-13 1987-11-13 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62285427A JP2576541B2 (ja) 1987-11-13 1987-11-13 半導体装置

Publications (2)

Publication Number Publication Date
JPH01128552A JPH01128552A (ja) 1989-05-22
JP2576541B2 true JP2576541B2 (ja) 1997-01-29

Family

ID=17691381

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62285427A Expired - Lifetime JP2576541B2 (ja) 1987-11-13 1987-11-13 半導体装置

Country Status (1)

Country Link
JP (1) JP2576541B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0322465A (ja) * 1989-06-20 1991-01-30 Sumitomo Bakelite Co Ltd 樹脂封止型半導体装置
JPH07335790A (ja) * 1994-06-06 1995-12-22 Toray Dow Corning Silicone Co Ltd 半導体素子保護用組成物および半導体装置
US5736792A (en) * 1995-08-30 1998-04-07 Texas Instruments Incorporated Method of protecting bond wires during molding and handling
JPWO2010074038A1 (ja) * 2008-12-24 2012-06-14 旭硝子株式会社 発光素子モジュールおよびその製造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS606558B2 (ja) * 1977-11-17 1985-02-19 三菱電機株式会社 電子部品の樹脂パツケ−ジ法
JPS61222152A (ja) * 1985-03-27 1986-10-02 Nitto Electric Ind Co Ltd 半導体装置
JPS62108556A (ja) * 1985-11-06 1987-05-19 Hitachi Ltd 半導体装置
JPS62115753A (ja) * 1985-11-15 1987-05-27 Hitachi Ltd 半導体装置
JPS62177950A (ja) * 1986-01-31 1987-08-04 Hitachi Ltd 半導体装置

Also Published As

Publication number Publication date
JPH01128552A (ja) 1989-05-22

Similar Documents

Publication Publication Date Title
TWI532419B (zh) A metal clad sheet and a method for manufacturing the same, and a flexible printed substrate
EP0460523A1 (en) Fluoropolymer composition for coating and article coated with the same
WO2019244447A1 (ja) 離型フィルム及び離型フィルムの製造方法
JP2576541B2 (ja) 半導体装置
KR20140139627A (ko) 태양 전지 모듈용 내후성 시트 및 상기 시트를 사용한 제품 및 상기 태양 전지 모듈용 내후성 시트의 제조 방법
JP5500178B2 (ja) 電線、電線管及びそれらの製造方法
CN112292264A (zh) 离型膜以及离型膜的制造方法
JP2010238790A (ja) 太陽電池モジュール用保護シートおよびそれを用いてなる太陽電池モジュール
US6403744B1 (en) Fluorine-containing copolymer and composition for preparing low reflectance film
US11919205B2 (en) Mold-release film
JP3029323B2 (ja) コーティング用含フッ素重合体組成物およびその用途
US11613640B2 (en) Cross-linked thermoplastic polyvinylidene fluoride compositions
EP0399543B1 (en) Fluorine-containing elastomer composition
EP3651219B1 (en) Vibration sensor and piezoelectric element
JPWO2019244447A1 (ja) 離型フィルム及び離型フィルムの製造方法
TWI627257B (zh) 各向異性導電膜和由其連接的顯示裝置
CN107083139A (zh) 一种太阳能电池背板用涂料
JPH02125407A (ja) コンデンサ
JP3053657B2 (ja) パーフルオロ共重合体、その製造法、その組成物およびその膜
JP4547735B2 (ja) 含フッ素重合体の硬化方法
JP2993098B2 (ja) フッ素系コーティング組成物
JP4899329B2 (ja) 撥油性組成物および撥油膜を有する物品
JPH10120738A (ja) 含フッ素グラフトポリマーの製造方法
JPH0832848B2 (ja) フッ素樹脂塗料組成物
Ohkura et al. Fluoroplastics and Fluoroelastomers–Basic Chemistry and High-performance Applications