JPH0368140A - 半導体素子・集積回路装置 - Google Patents

半導体素子・集積回路装置

Info

Publication number
JPH0368140A
JPH0368140A JP2042479A JP4247990A JPH0368140A JP H0368140 A JPH0368140 A JP H0368140A JP 2042479 A JP2042479 A JP 2042479A JP 4247990 A JP4247990 A JP 4247990A JP H0368140 A JPH0368140 A JP H0368140A
Authority
JP
Japan
Prior art keywords
film
polymer
fluorine
protective film
ring structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2042479A
Other languages
English (en)
Other versions
JPH0821579B2 (ja
Inventor
Shinzo Nomura
野村　眞三
Hiroshi Katsushima
勝島　宏
Toru Kawasaki
川崎　徹
Masao Unoki
正夫 鵜木
Hide Nakamura
秀 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
UMC Japan Co Ltd
AGC Inc
Original Assignee
Asahi Glass Co Ltd
NMB Semiconductor KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Asahi Glass Co Ltd, NMB Semiconductor KK filed Critical Asahi Glass Co Ltd
Priority to JP2042479A priority Critical patent/JPH0821579B2/ja
Priority to US07/509,144 priority patent/US5117272A/en
Priority to CA002014821A priority patent/CA2014821C/en
Priority to DE69012194T priority patent/DE69012194T2/de
Priority to KR1019900005502A priority patent/KR960008902B1/ko
Priority to EP90107462A priority patent/EP0393682B1/en
Publication of JPH0368140A publication Critical patent/JPH0368140A/ja
Publication of JPH0821579B2 publication Critical patent/JPH0821579B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H01L23/556—Protection against radiation, e.g. light or electromagnetic waves against alpha rays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED

Landscapes

  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Toxicology (AREA)
  • Electromagnetism (AREA)
  • Health & Medical Sciences (AREA)
  • Formation Of Insulating Films (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Paints Or Removers (AREA)
  • Addition Polymer Or Copolymer, Post-Treatments, Or Chemical Modifications (AREA)
  • Casings For Electric Apparatus (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、主鎖に環構造を有する含フッ素ポリマーから
なる保護膜を有する半導体素子・集積回路装置に関する
ものである。
［従来の技術］ 半導体素子・集積回路装置の中で代表的なりＲＡＭ（ダ
イナミック・ラム−記憶保持動作が必要なもの）、５Ｒ
ＡＩｖＴ（スタティック・ラム−記憶保持動作が不要な
もの）、ＥＥＰＲＯＭ（書き込み、読み出し可能で、電
源を切った状態でも記憶内容が破壊されないもの）、　
ＦＲＡＭ（フェロエレクトリック・ラム−強誘電体膜を
使用したもの）などには、ＮチャンネルＭＯ８％Ｐチャ
ンネルＭＯ３，ＣＭＯ３，Ｂｉ　−ＣＭＯ５、バイポー
ラ等で構成された半導体素子を利用しているが、バッフ
ァーコート膜、α線遮蔽膜、パッシベーション膜、外部
封止材（モールド材）や層間絶縁膜などの保護膜が形成
され、使用されている。このうち、α線遮蔽膜は、自然
界から発生するα線、及び半導体素子のパッケージング
材料から発生するα線からチップを保護する為にある。
パッシベーション膜はチップへの水分及び不純物の進入
を防ぐ為に設けられている。バッファーコート膜は組立
材料による機械的応力緩和膜として作用する。外部封止
材としてはエポキシ樹脂（モールド材）が使用されてい
る。
これらα線遮蔽膜などの保護膜としては、高い電気絶縁
性及び、刺止樹脂のトランスファー形成温度に耐える耐
熱性が要求される為に、ポリイミド系の樹脂が用いられ
ている。しかしこれらの樹脂は、一般の溶剤に不溶であ
り、薄膜の形成が困難である為に、ポリイミド前駆体の
溶液を塗布し、１８０℃〜４００℃の熱処理によって脱
水閉環反応を起こして、ポリイミド化する方法が用いら
れている。しかしこの場合、脱水反応が起こる為に、体
積収縮、応力発生、水分の残留等が起こり、半導体の性
能を低下させるという問題があった。一方、外部封止材
としてのモールド材には、エポキシ樹脂とフィラーが使
用されてきたが、半導体素子に対する外部応力（５Ｘ　
１０’　ｄｙｎ／ｃｍ”以上の外部応力）により半導体
素子の性能劣化が顕著になった。
この対策として応力暖和材を混合させる試みがなされて
いるが、フィラーによる局部的圧力の集中による不良が
検出されている。外部封止材としての低応力材料が求め
られていた。保護膜の誘電率や吸水性が大きいと、素子
のスピード性能の低下、応答速度が低下するために、素
子寸法の微細化、素子容量の大規模化の際には、さらに
誘電率の低い材料が求められていた。
〔発明が解決しようとする課題〕
本発明は、前述のような従来材料からなる半導体素子・
集積回路装置の保護膜に認められる欠点を解消し、低吸
水性で誘電率も極めて低い保護膜を有する半導体素子・
集積回路装置を新規に提供することを目的とするもので
ある。
例えば、〜４００℃までの形成温度での層間絶縁膜とし
て使用される薄膜に要求される性能として、平坦性とス
テップカバレージ、低パーティクル密度・ピンホール密
度、高耐圧、低リーク電流、低ストレス、低誘電率、ｉ
″ｌｌ湿性射線損傷フリー、金属汚染フリー、ＴｉＮ、
　ＴｉＷへの密着性良好、ＴｉＮ、Ｔｊ、Ｗとの反応性
小、ヒロック発生少、アニールによる収縮小、また、タ
ラツクフリー、等々が要求される。このような層間絶縁
膜としては、従来ＣＶＤ絶縁膜としてのＳｉＯ□、ＰＳ
Ｇ、ＳｉＮ、、　ＳｉＯ，Ｎｙ、ＢＳＧ、ＢＰＳＧなど
が開発され、低温ＣＶＤ技術が使用されて来ているが、
本発明者の研究によれば、後述の特定の含フッ素ポリマ
ーを使用することにより、塗布ガラス膜（ＳＯＧ＋無機
系ＳＯＧ、有機系ＳＯＧ、ドープガラスを含む）と同等
の性能を持ち、且つ平坦化特性、ステップカバレージ特
性などの優れた層間絶縁膜が得られることを見出すに至
った。
また、〜３５０℃までの形成温度での層間絶縁膜として
使用される薄膜に要求される性能として、平坦性とステ
ップカバレージ、低パーティクル密度・ピンホール密度
、高耐圧、低リーク電流、低ストレス、低誘電率、耐湿
性、放射線損傷フリー、金属汚染フリー、Ａ１への密着
性良好、Ａｌとの反応性小、ヒロック発生が少ない、ア
ニールによる収縮小、また、クラックフリー、等々が要
求される。このような層間絶縁膜としては、従来ＣＶＤ
絶縁膜としての５ｉ（ｈ　、　ＰＳＧ、　ＳｉＮｘ　、
　５ｉＯｘＮ、、　ＢＳＧ、　ＢＰＳＧなどが開発され
、低ｍ　ＣＶ　Ｄ技術が使用されてきているが、上記と
同様に後述の特定の含フッ素ポリマーを使用することに
より、塗布ガラス膜（ＳＯＧ：無機系ＳＯＧ、有機系Ｓ
ＯＧ、ドープガラスを含む）と同等の性能を持ち、且つ
平坦化特性。
ステップカバレージ特性などの優れた層間絶縁膜が得ら
れることを見出すに至った。
上記の層間絶縁膜としての適用例を、添付図面第５図に
示す。第５図は半導体素子の断面拡大図であり、１はシ
リコン基板、２，３．４はバッファーコート膜、α線遮
蔽膜、パッシベーション膜、５，５′は本発明の特定含
フッ素重合体からなる層間絶縁膜、６〜８は第１層目〜
第３層目の金属配線材料、“９．１０は酸化シリコン膜
などの絶縁膜、１１は分離用絶縁膜、１２は電界効果ト
ランジスター電極−１，１３は記憶素子用シリコン電極
、１４は酸化シリコン膜、　５ｌｓＮ４膜などの記憶素
子用絶縁膜をそれぞれ示している。
［課題を解決するための手段］ 本発明者は、上記課題の認識に基づいて、鋭意検討を重
ねた結果、上記の如き知見から含フッ素脂肪族環構造を
有するポリマーが極めて低い吸水性、低誘電率及び高い
電気絶縁性、耐熱性を有し、上記目的の半導体保護膜を
与える材料として極めて有利であることを新規に見出す
に至った。
かくして本発明は、上記知見に基づいて完成されたもの
であり、含フッ素脂肪族環構造を有するポリマーからな
る保護膜を有することを特徴とする半導体素子・集積回
路装置を新規に提供するものである。
本発明において、含フッ素脂肪族環構造を有するポリマ
ーとしては、従来より公知乃至周知のものを含めて広範
囲にわたって例示され得る。而して、本発明においては
、主鎖に上記特定の環構造を有する含フッ素ポリマーが
好適に採用される。
例えば一般式 の如き環構造を有するものが挙げられる。これらの内、
次の如き環構造を有するポリマーが代表的である。ただ
し、本発明の内容はこれらのみに限定されるものではな
い。
ある。ただし、これら製造法に限定されるものではない
。
１、環化重合によるもの （ＵＳＰ　３４１８３０３．　ＧＢ　１１０［ｙ３４４
など）ＣＦ。
（ＵＳＰ　３２０２８４３など） これら重合体の製造法を示すと、次の２通りで２、環状
モノマーを使用するもの（ＵＳＰ　３９７８０３０）上
記では、パーフルオロ脂肪族環構造を有するポリマーを
例示したが、本発明においては、上記例示のフッ素原子
の一部が他の水素原子や有機基で置換されたもの、ある
いはメタセシス重合で得られるところの の如き環構造を有するものなども挙げられる。
而して、本発明における特定の環構造を有するポリマー
は、上記の如き環化重合により円滑有利に得られるが、
特に、分子内に重合性の異なる二つの重合性基を有し且
つこれら二つの重合性基を連結する連結鎖の直鎖部分の
原子数が２〜７個であるモノマーを用いることにより、
超高圧条件や大希釈条件を採用しなくても、ゲル化の副
生を抑えて円滑有利に環化重合を進行せしめ得るもので
ある。
上記の如き環化重合に好適なモノマーとしては、まず第
一に、重合性の異なる炭素−炭素多重結合を二つ有する
ことが望ましい。通常は炭素−炭素二重結合が採用され
、種類あるいは構造などの異なる二つの多重結合が採用
される。例えば、左右対称構造でない二つの多重結合を
有する含フッ素単量体、ビニル基とアリル基、ビニルエ
ーテル基とビニル基、含フッ素多重結合と炭化水素多重
結合、パーフルオロ多重結合と部分フッ素化多重結合の
如きが挙げられる。第二に、これら二つの炭素−炭素多
重結合を連結する連結鎖の直鎖部分の原子数が２〜７で
あることが望ましい。連結鎖の直鎖部分の原子数がＯ−
１個の場合には環化重合が生起し難く、また８個以上の
場合にも同様である。通常好ましくは、この原子数が２
〜５４個の場合である。また、連結鎖は直鎖状に限られ
ず、側鎖構造あるいは環構造を有していても良く、さら
に構成原子は炭素原子に限られず、Ｏ，Ｓ、Ｎの如きペ
テロ原子を含んでいても良い。第三に、生成ポリマーの
フッ素含有率が３０重量％以上となるものが望ましい。
フッ素含有率が余りに少ない場合には、フッ素原子の有
する特異性が発揮され難くなる。当然のことであるが、
パーフルオロ単量体が好適に採用される。
上記の特定の含フッ素単量体の具体例とじては。
ＣＦ２＝ＣＦＯＣＦ、ＣＦ＝ＣＦ２．ＣＦ２＝ＣＦＯ（
：Ｆ２ＣＦ、ＣＦ＝ＣＦ２ＣＦ２．（：ＦＯＣＦ２ＣＦ
＝（：）Ｉ２゜ＣＦ２＝（：ＦＯＣＦ、０ＣＦａ（：Ｆ
＝ＣＦ２．ＣＦ、＝ＣＦＯＣ：Ｆ、ＣＦＩＣＨ＝ＣＨ，
。
１ ＣＦ２＝ＣＦＯＣＦ２（ＣＨ２）、ＮＨｃＣｌｌ＝ｃＨ
２（ただし、Ｘは １〜４の整数）。
ＣＦ、＝ＣＨ０Ｃ：Ｈ，ＣＨ２ＣＦ＝ＣＦ、、　　Ｃ）
１．＝ＣＦＣＯＣＨ，Ｃ）１．ＣＦ＝ＣＦ、。
１ などが例示され得る。本発明においては、ＣＦ、＝ＣＦ
Ｏ−なるビニルエーテル基を一つ有するものが重合反応
性、環化重合性、ゲル化抑制などの点で好ましく採用さ
れ、特にパーフルオロアリルビニルエーテル（ＣＦ−＝
ＣＦＯＣＦｚＣＦ：ＣＦｚ）及びパーフルオロブテニル
ビニルエーテル（（：Ｆ２＝Ｃ：ＦＯＣＦ２ＣＦ、ＣＦ
＝ＣＦ２）が好適な例として挙げられる。
上記の如き単量体成分は単独で又は二種以上で使用され
得ると共に、さらにはこれらの成分の本質を損なわない
程度に他の共重合成分と併用して共重合しても何ら差し
支えがないし、必要ならば何らかの方法でポリマーを架
橋しても良い。
共重合せしめる他の単量体としては、ラジカル重合性を
有するモノマーであれば、特に限定されずに含フッ素系
、炭化水素系その他が広範囲にわたって例示され得る。
当然のことであるが、これら他の単量体は一種単独で前
記特定の環構造を導入し得るモノマーとラジカル共重合
せしめても良く、あるいは適宜の２種類以上を併用して
上記共重合反応を行なわせても良い。
本発明においては、通常は他の単量体としてフルオロオ
レフィン、フルオロビニルエーテルなどの含フッ素系モ
ノマーを選定するのが望ましい。例えば、テトラフルオ
ロエチレン、パーフルオロメチルビニルエーテル、パー
フルオロプロピルビニルエーテル、あるいはカルボン酸
基やスルホン酸基の如き官能基を含有するパーフルオロ
ビニルエーテルなどは好適な具体例であり、弗化ビニリ
デン、弗化ビニル、クロロトリフルオロエチレンなども
例示され得る。
共重合体組成としては、本発明で目的とする特定含フッ
素脂肪族環構造の特性を生かすために、環状構造の組成
が２０％以上であることが好ましく、更に好ましくは４
０％以上であることが望ましい。
本発明において、含フッ素ポリマーの架橋方法としては
、通常行なわれている方法などを適宜用いることができ
る。例えば、架橋部位をもつ単量体を共重合させて架橋
せしめたり、架橋剤を添加して架橋せしめたり、あるい
は放射線などを用いて架橋せしめることができる。
また、本発明における含フッ素ポリマーには、実用性を
向上させるために、酸化防止剤、紫外線安定剤等の各種
添加剤を添加することも可能である。
本発明における特定の環構造を有するポリマーは、フッ
素系溶剤などに可溶なため、溶液からのキャスト成形な
どにより厚みの薄い保護膜を作成することができる。ま
た熱可塑性樹脂として溶融温度が低く、熔融粘度も比較
的低いので、熱熔融成形も容易である。
用いられる溶媒としては、上記ポリマーを溶解するもの
であれば限定はないが、パーフルオロベンゼン、パーフ
ルオロ（２−ブチルテトラヒドロフラン）、パーフルオ
ロ（トリブチルアミン）、“アフルード”　（商品名；
旭硝子社製のフッ素系溶剤）、“フロリナート（商品名
：３Ｍ社製のパーフルオロ（２−ブチルテトラヒドロフ
ラン）を含んだ液体）、トリクロロトリフルオロエタン
等が好適である。当然のことであるが、適宜の２種類以
上を併用して溶媒として用いることができる。特に混合
溶媒の場合、炭化水素系、塩化炭化水素、弗塩化炭化水
素、アルコール、その他の有機溶媒も併用できる。溶液
濃度は０．０１ｗｔ％〜５０ｗｔ％で、好ましくはＱ、
１．ｗｔ％〜２Ｑｗｔ％である。
〔イ乍用〕 本発明において、含フッ素脂肪族環構造を有するポリマ
ーは、結晶性が小さいか又は、殆ど結晶性がない為に、
フッ素樹脂であるにもかかわらず特定の溶媒への溶解性
を有し、コーティングにより均一な薄膜を得ることがで
きるものであり、また含フッ素ポリマーであるが故に、
通常の炭化水素系の樹脂よりも耐湿性、耐薬品性にも優
れ、極めて低い誘電率、高い電気絶縁性を有し、また熱
分解温度も極めて高いものと考えられる。但し、かかる
説明は本発明の理解の助けとするものであり、本発明を
限定するものでないことは勿論である。
［実施例］ 次に、本発明の実施例について更に具体的に説明するが
、この説明が本発明を限定するものでないことは勿論で
ある。
合成例１ パーフルオロアリルビニルエーテルの３５ｇ、　ｌ−リ
クロロトリフルオロエタン（以下、Ｒ−１１３と略記す
る）の５ｇ、イオン交換水のｘ５ｏｇ、及び０ １ 重合開始剤として（Ｃ５Ｆ７ＣＯ）　２の３５ｍｇを、
内容積２００ｍ１の耐圧ガラス製オートクレーブに入れ
た。系内を３回窒素で置換した後、２６℃で２３時間懸
濁重合を行った。その結果、重合体を２８ｇ得た。
この重合体の赤外線吸収スペクトルを測定したところ、
モノマーにあった二重結合に起因する１６６０ｃｍ−’
　（カイザー）　、１８４０ｃａ＋−’　　Ｃカイザー
）付近の吸収はなかった。また、この重合体をパーフル
オロベンゼンに溶解しｌｓＦのＮＭＲスペクトルを測定
したところ、以下の繰り返し構造を示すスペクトルが得
られた。
この重合体の固有粘度［η］は、“フロリナート”ＦＣ
−７５（商品名：３Ｍ社製のパーフルオロ（２−ブチル
テトラヒドロフラン）を主成分とした液体、以下、ＦＣ
−７５と略記する）中３０℃で０．５３０であった。重
合体のガラス転移点は６９℃であり、室温ではタフで透
明なガラス状の重合体である。また１０％熱分解温度は
４６２℃であった。吸水率は０．０１％以下、室温での
誘電率は２．１　（６０）＋ｚ〜ＬＭ）Ｉｚ）　、体積
抵抗は１０′７以上であった。
合成例２ １、１．２．４．４．５．５−ヘプタフルオロ−３−オ
キサ−１，６−へブタジェンの２０ｇ及びＲ−１１３の
４０ｇを窒素置換した三ツロフラスコに入れ、重１ 合間始剤として（（：３Ｆ、Ｃ０）２の２０ｍｇを加え
、さらに系内を窒素置換した後に、１８℃で１０時間重
合した。その結果、重合体を１０ｇ得た。この重合体は
Ｒ−１１３に溶解するポリマーであり、メタキシレンヘ
キサフルオライド中３０℃での固有粘度［η］は０．９
６であった。”Ｆ　ＮＭＲ及び’ＨＮＭＲにより、主鎖
に環状構造を有する重合体であることを確認した。また
、この重合体の吸水率は０．０１以下、室温での誘電率
は２．１　（６０Ｈｚ〜ＩＭＨ２）　、体積抵抗は１０
′７以上であった。
合成例３ パーフルオロブテニルビニルエーテルの３５ｇ、Ｒ−１
１３の５ｇ、イオン交換水の１５０ｇ、及び重合開始剤
としてジイソプロピルパーオキシジカーボネートの９０
ｍｇを、内容積２００ｍ１の耐圧ガラス製オートクレー
ブに入れた。系内を３回窒素で置換した後、４０°Ｃで
２３時間懸濁重合を行った。その結果、重合体を２８ｇ
得た。
この重合体の赤外線吸収スペクトルを測定したところ、
モノマーに存在した二重結合に起因する１６６０ｃｍ−
’　（カイザー）　、１８４０ｃｍ−’　（カイザー）
付近の吸収はなかった。また、この重合体はパーフルオ
ロベンゼン、パーフルオロ（２−ブチルテトラヒドロフ
ラン）、パーフルオロ（トリブチルアミン）、“アフル
ード”　（商品名）、及び“フロリナート”　（商品名
）に可溶であった。更に、１９ＦのＮＭＲスペクトルを
測定したところ、合成例１と同様、環構造に相当するス
ペクトルが得られた。この重合体の固有粘度［η］は、
ＦＣ−７５中３０℃で０．５０であった。重合体のガラ
ス転移点は１１０℃であり、室温ではタフで透明なガラ
ス状の重合体である。また１０％熱分解温度は４６５℃
であった。
吸水率は０．０１％以下、室温での誘電率は２．２　（
６０）１ｚ−ＩＭＨｚ）　、体積抵抗は１０１７以下で
あった。
実施例１ 合成例１で得られた含フッ素重合体をＦＣ−７５に溶解
し、５％、７％、９％の溶液を調製した。この溶液を半
導体素子（ＣＭＯ３−ＤＲＡＭ）上に塗布し、６５℃〜
１８５℃で溶媒を蒸発させる操作を数回繰り返し、厚さ
３０７１ｍ〜５０μｍの透明で欠陥のない均−薄ＩＩＩ
　（バッファーコート膜）を形成した。
上記操作によって薄膜を形成した半導体素子は、添付図
面第１図にその断面概略を示した。
第１図において、ｌは各種機能層を形成したシリコン基
板であり、２は含フッ素重合体からなるバッファーコー
ト膜である。該半導体素子は薄膜形成前に比べて動作特
性がほとんど変動しなかった。また上記薄膜は極めて吸
水性が低いため、薄膜を通しての水分のチップへの到達
がなく、アルミ配線腐食が長期にわたって見られなかっ
た。
実施例２ 合成例２で得られた含フッ素重合体を用い、実施例１と
同様に半導体素子上に厚さ約４０μｍの薄膜を作成した
。その結果、実施例１と同様均一で欠陥のない保護膜を
有する優れた性能の半導体素子（第１図を参照）が得ら
れた。
実施例３ 合成例３で得られた含フッ素重合体を用い、実施例１と
同様に半導体素子上に厚さ５０ＬＬｉの薄膜を作成した
。その結果、実施例１と同様均一で欠陥のない保護膜を
有する優れた性能の半導体素子（第１図を参照）が得ら
れた。
実施例４ 合成例３で得られた含フッ素重合体をパーフルオロ（ト
リブチルアミン）に溶解し、５％７％、９％の溶液を調
製した。この溶液を半導体素子（ＣＭＯ３−ＤＲＡＭ）
上にボッティングで塗布し、６５℃〜１８５℃で溶媒を
蒸発させる操作（ベーキング、キユアリング）を数回繰
り返し、厚さ３０μｍ　、４０μｍ　、５０４ｃｍの透
明で欠陥のない均一薄膜を形成した。
上記操作によって薄膜を形成した半導体素子を添付図面
第２図に示す。第２図は半導体素子の断面拡大図であり
、ｌはシリコン基板、２は含フッ素重合体からなるバッ
ファーコート膜、３は含フッ素重合体からなるα線遮蔽
膜、４゜４′はパッシベーション膜−１，同一２である
。５は層間絶縁膜、６は金属配線膜、１０は酸化シリコ
ン膜の如き絶縁膜あるいは能動素子分離用／制御用絶縁
膜、１１は酸化シリコン膜などの能動素子分離用／制御
用絶縁膜、１１’は分離用絶縁膜、１１“は絶縁膜、１
２．１２′は電界効果トランジスター電極−１，−２で
あり、１４．１５は多結晶シリコン膜、１６はＷ／Ｓｉ
合金、　Ｔｉ／Ｓｉ合金などからなる制御用ゲート金属
膜、１７はＣＭＯ３用Ｎ型またはＰ型井戸である。
上記の本発明含フッ素重合体からなる膜は、ポリイミド
系樹脂膜と比較して動作範囲（特に電源、電圧）の劣化
を見ず、好結果が得られた。また、上記本発明の薄膜は
極めて吸水性が低い為、薄膜を通しての水分のチップ到
達がなく、高温加湿試験及び、長期間信頼性（高温動作
試験）においても、従来のポリイミド系樹脂膜と比較し
て好結果が得られた。さらに、α線遮蔽膜としての薄膜
評価を、α線発生装置“ＡＭ２４１　”　　（商品名）
を使用したα線加速実験にて実施し、ポリイミド系樹脂
膜と比較して好結果が得られた。なお、量産ライン（例
えばＤＲＡＭライン）に導入する為に、含フッ素重合体
溶液用のデイスペンサー及びニードルを使用した。
実施例５ 合成例３で得られた含フッ素重合体をパーフルオロ（ト
リブチルアミン）に溶解し、５％。
７％、１０％の溶ｌ夜を調製した。この溶酸を半導体素
子（ＣＭＯ３−ＤＲＡＭ）上に（５インチウェハー　６
インチウェハー上全面に）スピンコーターで塗布し、６
５℃〜１８５℃で溶媒を蒸発させる操作（ベーキング、
キユアリング）を実施し、厚さ１μｍ、２μｍ、３ｇｍ
、５ｕｍの透明で欠陥（ピンホール）のない均一薄膜を
形成した。その後プリベーク（１８５℃〜２２０℃）３
０秒間、密着性改善溶媒を塗布後、ホトレジストの塗布
、ベーキング、露光、現像工程を経て、パッシベーショ
ン膜としての薄膜の形成と微細加工に必須のエツチング
評価を実験した。
本実施例の半導体素子を添付図面第３図及び第４図に示
す。第３図、第４図は、両者ともに半導体素子の断面拡
大図であり、１はシリコン基板、４は含フッ素重合体か
らなるパッシベーション膜である。５は層間絶縁膜、６
は金属配線膜、１０は酸化シリコン膜等のゲート用絶縁
膜あるいはＳｉＯ□膜、５ｉｓＮ４膜などの記憶素子用
絶縁膜、１１は酸化シリコン膜などの記憶素子分雑用絶
縁膜、１１′は５ｉａＮ４膜などの分離用絶縁膜、１．
１″はＳｉＯ□膜、　５Ｌ３Ｎ４膜などの分離用絶縁膜
、１２．１２′は電界効果トランジスター電極−１，−
２であり、１３は記憶素子用シリコン電極、１４．１５
は多結晶シリコン膜あるいは記憶素子用多結晶シリコン
電極、１６はＷ／Ｓｉ合金、　Ｔｉ／Ｓｉ合金などから
なる制御用ゲート金属膜、１７はＣＭＯ５用Ｎ型または
Ｐ型井戸である。
上記半導体素子について１０．０μｍＸ１０．０μｍか
ら５０．０μｍＸ５０．０μｍ、１００μｍＸ１００μ
ｍまでの電極用窓あけ（エツチング）をパーフルオロ系
エツチング液でエツチングし、電極表面に評価用針を立
て、半導体素子特性を評価した。従来の１層パッシベー
ション膜、２層パッシベーション膜を形成した半導体素
子よりも素子特性の変動もなく、応答速度も高速のもの
が得られた。パッシベーション膜としての低応力膜、低
吸水率膜、耐酸性、耐アルカリイオン膜で、低誘電率膜
が得られた。また、この場合のエツチングレートは、Ｆ
Ｃ−７５で１２００λ〜１５００人／Ｍｉｎ、（室温）
が実績である。
実施例６ 合成例３で得られた含フッ素重合体を用いて、実施例５
と同様にして半導体素子上に厚さ３０００人、　　５０
００人、　　８０００人、１μｒｎ、　　１．２μｍの
薄膜を作成した。
上記の層間絶縁膜としての適用例を、添付図面第５図に
示す。第５図は半導体素子の断面拡大図であり、１はシ
リコン基板、２，３．４はバッファーコート膜、α線遮
蔽膜、パッシベーション膜、５，５′は本発明の特定含
フッ素重合体からなる層間絶縁膜、６〜８は第１層目〜
第３層目の金属配線材料、９，１０は酸化シリコン膜な
どの絶縁膜、１１は分離用絶縁膜、１２は電界効果トラ
ンジスター電極−１，１３は記憶素子用シリコン電極、
１４は酸化シリコン膜、　５Ｌ３Ｎ４膜などの記憶素子
用絶縁膜をそれぞれ示している。
その膜厚及び均一性をナノスペック°１．ラムダエース
０２で評価した結果、半導体素子製作に必要な精度の膜
厚バラツキ、及び欠陥なしの層間絶縁膜であった。また
、パーフルオロ系エツチング７夜によるエツチングに加
え、プラズマエツチング（ＣＦ４＋０２．（：Ｆ４＋Ｃ
ＨＦ５＋Ａｒ）、異方性（ＲＩＥ）　０．エツチングに
より、３００人〜１２μｍ／Ｍｉｎのエツチングレート
でエツチングができた。パターン形成後、通常使用され
るＡ１とＳｉ、　Ａ１＋Ｃｕ＋　Ｓｉの合金を層間配線
金属材料として使用した。２層配線金属材料をコートす
るパッシベーション膜は実施例５と同様である。
なお、上記及び下記における傘１及び傘２は、薄膜測定
器の商品名である。
実施例７ 合成例３で得られた含フッ素重合体を用い、実施例５と
同様にして半導体素子上に厚さ３０００人、　　５００
０Å、　　８０００人、１１ｍ　、１．２ＬＬｍ　の薄
膜を作成した。（第５図を参照） その膜厚及び均一性をナノスペック°１．ラムダエース
°２で評価した結果、半導体素子製作に必要な精度の膜
厚バラツキ、及び欠陥なしの絶縁膜であった。また、パ
ーフルオロ系エツチング液夜によるエツチングに加え、
プラズマエツチング（ＣＦ４＋０２．ＣＦ４＋ＣＨＦ３
＋Ａｒ）　、異方性（ＲＩＥ）　０２エツチングにより
、３０００人〜１．２μｍ／Ｍｉｎ、のエツチングレー
トでエツチングができた。パターン形成後、通常使用さ
れるＴｉＮとＳｉ、　ＴｉＮ＋Ａ１．　ＴｉＮ＋ＴｉＷ
　、　ＴｉＷ＋ＡＩの合金を層間配線金属材料として使
用した。２層配線金属材料をコートするパッシベーショ
ン膜は実施例５と同様である。
実施例８ 外部封止材として従来使用されているモールド材（エポ
キシ樹脂／シリカフィラー）に代えて、合成例３の含フ
ッ素重合体を用いた。得られた半導体素子についてＰＣ
Ｔ　（加圧、耐湿）評価を加えたところ、従来のモール
ド材の場合に比較して、外部応力に基く性能劣化が認め
られないという良好な結果が得られた。しかも、本封止
材は吸水性及び誘電率が非常に低いので、半導体の性能
低下を招くこともない。
また、本封止材をＥＰＲＯＭに適用した場合には、従来
のモールド材の場合に必要とされた紫外線消去用ガラス
窓が不要となると共に、バッファーコート膜材との熱膨
張率差をなくすことが可能であり、その結果、ボンディ
ングワイヤー（金線など）の切れを防止することができ
る。
さらに、大規模半導体、大規模半導体記憶素子において
は、製造上の欠陥、欠陥回路を同チップ内に形成した予
備回路に切り替えて欠陥救済、欠陥回路修復技術を使用
しているが、欠陥回路の切り離し、予備回路との接続に
は多結晶シリコン等の薄膜で形成されているヒユーズを
使用している。従来のパッシベーション膜。
バッファーコート膜、外部側止材には透光性が無く、多
結晶シリコン等の薄膜ヒユーズを溶断することができな
かった。これに対して、透光性のある本封止材を使用す
ることにより、従来はパッシベーション膜形成工程以前
が必須であったヒユーズ熔断工程を、外部到止祠の形成
後でも行なうことができるようになった。しかも、クリ
ーンルームが必須であった工程を外部環境から解放でき
るようにもなる。
［発明の効果］ 本発明は、含フッ素脂肪族環構造を有するポリマーを材
料として採用することにより、低吸水性、低誘電率で耐
熱性の優れた保護膜がコーティングにより容易に得られ
、誤作動も少なく、応答速度の速い半導体素子・集積回
路装置を得るという優れた効果を有する。さらに、熱ス
トレス、メカニカルストレスに対する応力緩和としても
働き、高い電気絶縁性、耐湿性、耐ドライエツチング性
、平坦性、耐薬品性が加わって、半導体素子の製造コス
トが低減できる効果もある。
【図面の簡単な説明】
添付図面は、本発明の半導体素子・集積回路装置の実施
例を説明するものであり、第１図は実施例１〜実施例３
、第２図は実施例４、第３図と第４図は実施例５、第５
図は実施例６〜実施例７をそれぞれ示している。第１図
は断面概略図、第２図〜第５図は断面拡大図にて示して
いる。 第１図において、ｌは各種機能層を形成したシリコン基
板、２は本発明における含フッ素重合体からなるバッフ
ァーコート膜を示している。第２図〜第５図において、
１はシリコン基板、２はバッファーコート膜、３はα線
遮蔽膜、４．４′はパッシベーション膜、５，５′は層
間絶縁膜をそれぞれ示している。その他については本文
中に示した。 第　２　図 椿 ３ 図 第４ 図 第 図

Claims (1)

  1. 【特許請求の範囲】 １、含フッ素脂肪族環構造を有するポリマーからなる保
    護膜を有することを特徴とする半導体素子・集積回路装
    置。 ２、含フッ素脂肪族環構造を有するポリマーが環化重合
    によって得られる主鎖に環構造を有するポリマーである
    請求項１に記載の半導体素子・集積回路装置。 ３、保護膜がα線遮蔽膜である請求項１又は２に記載の
    半導体素子・集積回路装置。 ４、保護膜がバッファーコート膜である請求項１又は２
    に記載の半導体素子・集積回路装 置。 ５、保護膜が層間絶縁膜である請求項１又は２に記載の
    半導体素子・集積回路装置。 ６、保護膜がパッシベーション膜である請求項１又は２
    に記載の半導体素子・集積回路装 置。 ７、保護膜が外部封止材である請求項１又は２に記載の
    半導体素子・集積回路装置。
JP2042479A 1989-04-19 1990-02-26 半導体素子・集積回路装置 Expired - Lifetime JPH0821579B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2042479A JPH0821579B2 (ja) 1989-04-19 1990-02-26 半導体素子・集積回路装置
US07/509,144 US5117272A (en) 1989-04-19 1990-04-16 Having a protective film of a polymer having a fluorine-containing aliphatic cyclic structure
CA002014821A CA2014821C (en) 1989-04-19 1990-04-18 Semiconductor integrated circuit device
DE69012194T DE69012194T2 (de) 1989-04-19 1990-04-19 Integrierter Halbleiterschaltkreis.
KR1019900005502A KR960008902B1 (ko) 1989-04-19 1990-04-19 반도체 소자 집적회로 장치
EP90107462A EP0393682B1 (en) 1989-04-19 1990-04-19 Semiconductor integrated circuit device

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP1-97650 1989-04-19
JP9765089 1989-04-19
JP2042479A JPH0821579B2 (ja) 1989-04-19 1990-02-26 半導体素子・集積回路装置

Publications (2)

Publication Number Publication Date
JPH0368140A true JPH0368140A (ja) 1991-03-25
JPH0821579B2 JPH0821579B2 (ja) 1996-03-04

Family

ID=26382184

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2042479A Expired - Lifetime JPH0821579B2 (ja) 1989-04-19 1990-02-26 半導体素子・集積回路装置

Country Status (6)

Country Link
US (1) US5117272A (ja)
EP (1) EP0393682B1 (ja)
JP (1) JPH0821579B2 (ja)
KR (1) KR960008902B1 (ja)
CA (1) CA2014821C (ja)
DE (1) DE69012194T2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100303575B1 (ko) * 1997-04-04 2001-11-02 캠벨 존 에스 전자장치의절연소자용저유전율재료_
JP2003073435A (ja) * 2001-08-31 2003-03-12 Nof Corp 熱硬化性樹脂組成物、樹脂硬化膜および用途
JP2016540879A (ja) * 2013-11-25 2016-12-28 イーエスピー テクノロジー リミテッド パーフルオロポリマー材料の処理方法

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2952962B2 (ja) * 1989-05-31 1999-09-27 旭硝子株式会社 汚染防止保護器具
EP0634792B1 (en) * 1991-03-08 1998-04-29 Japan Gore-Tex, Inc. Resin-sealed semiconductor device containing porous fluororesin
US5312716A (en) * 1991-06-06 1994-05-17 Asahi Glass Company Ltd. Process for producing a semiconductor
US5296283A (en) * 1992-01-13 1994-03-22 E. I. Du Pont De Nemours And Company Protective coating for machine-readable markings
US5502132A (en) * 1992-07-27 1996-03-26 Asahi Glass Company Ltd. Process for producing a perfluoro copolymer
US5364929A (en) * 1993-01-13 1994-11-15 E. I. Du Pont De Nemours And Company Dissolution of tetrafluoroethylene polymers at superautogenous pressure
US5438022A (en) 1993-12-14 1995-08-01 At&T Global Information Solutions Company Method for using low dielectric constant material in integrated circuit fabrication
EP0769788A3 (en) * 1995-10-20 1998-01-14 W.L. Gore & Associates, Inc. Low dielectric constant material for use as an insulation element in an electronic device
TW378345B (en) * 1997-01-22 2000-01-01 Hitachi Ltd Resin package type semiconductor device and manufacturing method thereof
KR20010005944A (ko) * 1997-04-03 2001-01-15 캠벨 존 에스 우수한 유전 강도와 낮은 유전율을 가진 물질
DE19752926A1 (de) * 1997-11-28 1999-06-10 Bosch Gmbh Robert Verfahren zum Aufbringen eines Schutzlacks auf einen Wafer
US6912775B1 (en) * 1998-02-25 2005-07-05 Seagate Technology Llc Assembly device for assembling components
US6894109B1 (en) * 1998-12-11 2005-05-17 Borealis Technology Oy Method of producing pelletized polyolefin
US6965165B2 (en) * 1998-12-21 2005-11-15 Mou-Shiung Lin Top layers of metal for high performance IC's
US6579341B2 (en) 2000-05-19 2003-06-17 Membrane Technology And Research, Inc. Nitrogen gas separation using organic-vapor-resistant membranes
US6572680B2 (en) 2000-05-19 2003-06-03 Membrane Technology And Research, Inc. Carbon dioxide gas separation using organic-vapor-resistant membranes
US6592650B2 (en) 2000-05-19 2003-07-15 Membrane Technology And Research, Inc. Gas separation using organic-vapor-resistant membranes and PSA
US6361582B1 (en) 2000-05-19 2002-03-26 Membrane Technology And Research, Inc. Gas separation using C3+ hydrocarbon-resistant membranes
US6572679B2 (en) 2000-05-19 2003-06-03 Membrane Technology And Research, Inc. Gas separation using organic-vapor-resistant membranes in conjunction with organic-vapor-selective membranes
US6544316B2 (en) 2000-05-19 2003-04-08 Membrane Technology And Research, Inc. Hydrogen gas separation using organic-vapor-resistant membranes
US6361583B1 (en) 2000-05-19 2002-03-26 Membrane Technology And Research, Inc. Gas separation using organic-vapor-resistant membranes
EP1490454B1 (en) * 2002-01-17 2012-08-15 Silecs OY Method for making an integrated circuit device and corresponding integrated circuit device
US6896717B2 (en) * 2002-07-05 2005-05-24 Membrane Technology And Research, Inc. Gas separation using coated membranes
US7361990B2 (en) * 2005-03-17 2008-04-22 Taiwan Semiconductor Manufacturing Company, Ltd. Reducing cracking of high-lead or lead-free bumps by matching sizes of contact pads and bump pads
DE112007002581T5 (de) 2006-10-27 2009-12-03 Cms Technology Holdings Inc., Newport Entfernen von Wasser und Methanol aus Fluiden

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS53101979A (en) * 1977-02-17 1978-09-05 Fujitsu Ltd Semiconductor device
JPS63238115A (ja) * 1987-03-27 1988-10-04 Asahi Glass Co Ltd 環状構造を有する含フツ素共重合体の製造法
JPH02129254A (ja) * 1988-11-10 1990-05-17 Asahi Glass Co Ltd コーティング用含フッ素重合体組成物

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57181146A (en) * 1981-04-30 1982-11-08 Hitachi Ltd Resin-sealed semiconductor device
US4818812A (en) * 1983-08-22 1989-04-04 International Business Machines Corporation Sealant for integrated circuit modules, polyester suitable therefor and preparation of polyester
JPS61154151A (ja) * 1984-12-27 1986-07-12 Nitto Electric Ind Co Ltd 半導体装置
JPS62177950A (ja) * 1986-01-31 1987-08-04 Hitachi Ltd 半導体装置
CA1305823C (en) * 1986-08-29 1992-07-28 Union Carbide Corporation Photocurable blends of cyclic ethers and cycloaliphatic epoxides
JPH0727921B2 (ja) * 1987-07-31 1995-03-29 日本電気株式会社 半導体装置の製造方法
JPH0670197B2 (ja) * 1987-09-17 1994-09-07 ハニー化成株式会社 電着塗装用樹脂組成物
DE3808927A1 (de) * 1988-03-17 1989-10-05 Ciba Geigy Ag Negativ-fotoresists von polyimid-typ mit 1,2-disulfonen

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS53101979A (en) * 1977-02-17 1978-09-05 Fujitsu Ltd Semiconductor device
JPS63238115A (ja) * 1987-03-27 1988-10-04 Asahi Glass Co Ltd 環状構造を有する含フツ素共重合体の製造法
JPH02129254A (ja) * 1988-11-10 1990-05-17 Asahi Glass Co Ltd コーティング用含フッ素重合体組成物

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100303575B1 (ko) * 1997-04-04 2001-11-02 캠벨 존 에스 전자장치의절연소자용저유전율재료_
JP2003073435A (ja) * 2001-08-31 2003-03-12 Nof Corp 熱硬化性樹脂組成物、樹脂硬化膜および用途
JP2016540879A (ja) * 2013-11-25 2016-12-28 イーエスピー テクノロジー リミテッド パーフルオロポリマー材料の処理方法

Also Published As

Publication number Publication date
CA2014821C (en) 1993-10-26
JPH0821579B2 (ja) 1996-03-04
KR900017105A (ko) 1990-11-15
DE69012194T2 (de) 1995-03-16
EP0393682B1 (en) 1994-09-07
US5117272A (en) 1992-05-26
KR960008902B1 (ko) 1996-07-05
CA2014821A1 (en) 1990-10-19
EP0393682A2 (en) 1990-10-24
EP0393682A3 (en) 1990-12-19
DE69012194D1 (de) 1994-10-13

Similar Documents

Publication Publication Date Title
JPH0368140A (ja) 半導体素子・集積回路装置
US6441416B1 (en) Resin-encapsulated semiconductor apparatus and process for its fabrication
JP3427713B2 (ja) 樹脂封止型半導体装置およびその製造方法
JP3340242B2 (ja) 半導体素子・集積回路装置
JP3400847B2 (ja) 架橋した非晶質含フッ素重合体の製造方法および非晶質含フッ素重合体溶液組成物
JP3400855B2 (ja) 半導体用保護膜のエッチング方法
JPH07254593A (ja) 半導体素子・集積回路装置
Fayolle et al. Integration of Cu/SiOC in dual damascene interconnect for 0.1/spl mu/m technology using a new SiC material as dielectric barrier
Jin et al. Characterization and integration of porous extra low-k (XLK) dielectrics
JPH08130212A (ja) 電子デバイス
JPH0334558A (ja) 多層配線構造体の製造方法
JP3779579B2 (ja) 樹脂封止型半導体装置の製造方法
JPH07254665A (ja) 半導体素子・集積回路装置
JP2942063B2 (ja) 半導体装置の製造方法
JPS60249333A (ja) 半導体装置及びその製造方法
CN101673681A (zh) 通孔刻蚀方法
JP2006140533A (ja) 樹脂封止型半導体装置
JPH08201844A (ja) アクティブマトリックス表示素子
JP2006191128A (ja) 樹脂封止型半導体装置
JPS61231758A (ja) 固体撮像装置
JPH02125407A (ja) コンデンサ
Camilletti et al. ChipSeal Inorganic Sealing Technology for Hermetic-Like Integrated Circuits. Volume 1
JPH01185925A (ja) 半導体装置
JPH02238024A (ja) 半導体保護用樹脂及びその製造法

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080304

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090304

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090304

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100304

Year of fee payment: 14

EXPY Cancellation because of completion of term