JPH011273A - 多結晶シリコン薄膜トランジスタの製造方法 - Google Patents

多結晶シリコン薄膜トランジスタの製造方法

Info

Publication number
JPH011273A
JPH011273A JP62-156898A JP15689887A JPH011273A JP H011273 A JPH011273 A JP H011273A JP 15689887 A JP15689887 A JP 15689887A JP H011273 A JPH011273 A JP H011273A
Authority
JP
Japan
Prior art keywords
thin film
silicon thin
polycrystalline silicon
region
film transistors
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP62-156898A
Other languages
English (en)
Other versions
JPS641273A (en
Inventor
研 住吉
Original Assignee
日本電気株式会社
Filing date
Publication date
Application filed by 日本電気株式会社 filed Critical 日本電気株式会社
Priority to JP15689887A priority Critical patent/JPS641273A/ja
Priority claimed from JP15689887A external-priority patent/JPS641273A/ja
Publication of JPH011273A publication Critical patent/JPH011273A/ja
Publication of JPS641273A publication Critical patent/JPS641273A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は多結晶シリコン薄膜トランジスタの製造方法に
関するものである。
〔従来の技術〕
近年、液晶や薄膜発光素子を用いた画像表示装置や、ア
モルファスシリコンを用いた光センサの駆動用に、多結
晶シリコン薄膜トランジスタが使用され始めている。
例えば、ジャーナル・オン・アプライド・フィジックス
(Journal of Applied Physi
cs)55巻1984年1590頁の「スイン・フィル
ム・トランジスタ・オン・モレキュラ・ビーム・デポジ
ッション・ポリクリスタルライン・シリコンJ(”Th
1n film tr−ansisむors  on 
 +iolecular−beam−deposite
d  pol−ycrystalline 5ilic
on”)や、エクステンプイツト・アブストラクッ・オ
ン・ザ・シックスティーンス(1984インターナシヨ
ナル)コンファレンス・オン・ソリッド・ステート・デ
バイス・アンド・マテリアルズ、コーベ、 1984 
(Extended Abstractsof the
 16th(1984)International)
Conference onSolid 5tate 
Devices and Materials、 Ko
bs、1984)中の555頁からの「セミトランスペ
アレント・メタルー−5i・エレクトローズ・フォア・
a−si:I+フォトダイオーズ・ゼア・アプリケイジ
ョン・トウ・ア・コンタクト−タイプ・リニア・センサ
・アレイ(Semitransparent Meta
l−5t Electrodes fora−3i:H
Photodiodes and  Their  A
pplication  t。
a Contact−type Linear 5en
sor Arrays)や563頁からの「ハイ・トラ
ンスコンダクタンス・Si −TPT’S・ユージング
・Ta2O,、フィルムス・アズ・ゲート・インシュレ
イターズJ()ligh Transeonducta
nce 5i−TPT’s Using TazO,F
ilms as Gate In5ulators)に
その例がみられる。
上記の例に多く見られるように、大型の表示装置や長尺
の光センサは、大型化が容易な非晶質基板上に作られて
いる。仮に、シリコンICチップを用いて、前記表示装
置や光センサを駆動しようとすれば、シリコンICチッ
プから表示画素あるいは光センサ素子への金属ワイヤに
よる多数の配線工程が必要となる。しかしながら、前記
の例にみられるように、該非晶質基板上に多結晶シリコ
ン薄膜トランジスタからなる駆動回路を設けることがで
きれば、多結晶シリコン薄膜トランジスタから表示画素
あるいは光センサ素子への配線工程は、1回のフォトリ
ソグラフィー工程で済ますことができる。以上の理由の
ため1表示画素あるいは光センサ素Tへの配線工程の単
位価格を下げるためには、表示装置あるいは光センサと
同一基板上に多結晶シリコン薄膜トランジスタからなる
駆動回路を設けることが必要である。さらに表示装置あ
るいは光tンサの素子密度が大きくなれば、前記の配線
工程の単位価格の差は一層大きくなる。
前記の理由のため、多結晶シリコン薄膜トランジスタの
開発が活発に行われている。
〔発明が解決しようとする問題点〕
しかし、通常の多結晶シリコン薄膜を用いて作成シた薄
膜トランジスタは、移動度が低く、オフ電流が大きい。
これは前記の多結晶シリコン薄膜トランジスタでは結晶
粒と結晶粒との間に結晶粒界が存在するためである。電
子あるいは正孔は、前記結晶粒界により散乱される。こ
のため、多結晶シリコン薄膜トランジスタは、単結晶シ
リコンから作成される1−ランジスタより低い移動度を
示す。また、単結晶シリコンを用いたトランジスタにお
いては、オフ電流がチャネル領域とソース領域あるいは
チャネル領域とドレイン領域からなるPNI合の逆方向
電流により低く抑えられる。しかし、多結晶シリコン薄
膜トランジスタにおいては、前記PN接合の空乏層中に
結晶粒界が存在し、さらに、結晶粒界中の捕獲準位には
キャリアが捕獲されている。このため、空乏層に印加さ
れる電界により、前記の捕獲されたキャリアが放出され
る。
このような原因のため、多結晶シリコン薄膜トランジス
タのPN接合の逆方向電流は、大きなものとなる。
しかしながら、例えば、テレビ動作をする液晶表示画素
駆動に多結晶シリコン薄膜トランジスタを使用すること
を考えた場合、1画面を描く1フレ一ム時間内に液晶素
子は電圧を維持しなければならない。このためには、液
晶を駆動する薄膜トランジスタは、10−’ A以下の
小さなオフ電流を持たなければならない。また例えば、
各表示画素を水平に走査する水平走査回路は、表示画素
走査を4.2Mt+zで行わなければならず、前記駆動
周波数で動作するためには、薄膜トランジスタには10
0ffl/Vsec以上の電界効果移動度が要求される
。しかしながら、従来の多結晶シリコン薄膜トランジス
タは10−@A程度のオフ電流をもち、移動度は大きく
ても10aJ/Vsec程度であった。以上のように、
従来の多結晶シリコン薄膜トランジスタの特性はオフ電
流が大きく、移動度が小さいため、応用上求められてい
る特性を満足するものではなかった。
本発明の目的は電界効果移動度およびオフ電流特性をと
もに改善する多結晶シリコン薄膜トランジスタの製造方
法を提供することにある。
〔問題点を解決するための手段〕
本発明は非晶質基板上に非晶質シリコン薄膜を形成し、
該非晶質シリコン薄膜の一部分に酸素をイオン注入した
後、熱処理を加えて結晶化する工程において、該非晶質
シリコン薄膜内の前記酸素をイオン注入していない領域
から該非晶質シリコン薄膜内の前記酸素をイオン注入し
た領域へ結晶粒を成長させ、該結晶粒の成長方向をチャ
ネル長方向として薄膜トランジスタを作成することを特
徴とする多結晶シリコン薄膜トランジスタの製造方法で
ある。
〔作用〕
本発明の製造方法を第1図(a)〜(d)を用いて説明
する。第1図(a)において、非晶質基板100上に、
例えば真空蒸着法あるいは気相化学反応法あるいは多結
晶シリコン薄膜中にシリコンをイオン注入することによ
り、非晶質シリコン薄膜101を形成する。次に、第1
図(b)に示すように、マスク102を介して、酸素を
イオン注入する。その後、マスク102を除去する。前
記工程により、第1図(c)に示すように、非晶質シリ
コン薄膜101内に酸素をイオン注入した領域103と
酸素をイオン注入していない領域104を作ることがで
きる。次に、該非晶質シリコン薄膜101に熱処理を加
え、該非晶質シリコン薄膜101を結晶化する。該結晶
化の工程においては、前記シリコンをイオン注入してい
ない領域】04がはじめに結晶化する。なぜならば、非
晶質シリコン薄膜101中の酸素が結晶化を抑制するた
め、前記酸素をイオン注入した領域103の結晶化が前
記酸素をイオン注入していない領域104の結晶化と比
較して遅いためである。従って、結晶化は前記酸素をイ
オン注入していない領域104においてはじめに起こり
、さらに第1図(,1)の矢印に示すように、前記酸素
をイオン注入した領域103の方向へ起こる。第2図(
a)は薄膜面内の結晶粒を模式的に示す図である。結晶
化の結果、結晶粒105は領域103から領域104へ
伸びた形となる。
該結晶粒105の方向をチャネル長方向とするように、
第2図(b)に示すように、ソース領域201とドレイ
ン領域202を設ける。該チャネル長方向には、結晶粒
界が少ないため、チャネルをながれるキャリアは結晶粒
界散乱を受は難く、結果として薄膜トランジスタは大き
な移動度を示す。また、ソースとドレインに印加される
電界の垂直方向に走る結晶粒界が少ないため、薄膜トラ
ンジスタは低いオフ電流を示す。以上述べたように、組
成原子である酸素をイオン注入することによりシリコン
薄膜の純度を低下させることなく、大きい移動度と低い
オフ電流を示す薄膜トランジスタが得られる。
〔実施例〕
以下本発明の製造方法の実施例について、第3図(a)
〜(g)にしたがって説明する。第3図(a)に示すよ
うに、石英基板300上に真空蒸着法により、基板温度
320℃で、非晶質シリコン薄膜301を厚さ0゜2μ
s堆積する。このときの成膜時の真空槽内の圧力はIX
 1O−7torr以下であった。次に、第3図(b)
に示すように、フォトリソグラフィー工程により該非晶
質シリコン薄膜301上に、フォトレジストをイオン注
入用マスク302として整形した。前記工程の後、シリ
コンを加速電圧50KeV 、ドーズ量5XIO”a+
+−”の条件でイオン注入した。さらに、酸洗浄により
マスク302を除去した。前記工程の後、該石英基板3
00を電気炉によって、窒素雰囲気中で600℃、15
時間の熱処理を加えた。前記工程の後。
第3図(c)に示すように結晶化した薄膜301 をフ
ォトリソグラフィー工程により各トランジスタ領域30
3に分割する。この後、第3図(d)に示すように、ゲ
ート酸化膜である酸化シリコン膜304を、水素化シリ
コン(Sit(4)と亜酸化窒素(N20)による気相
化学反応により、基板温度630℃で、厚さ0.1μm
形成した。さらに、多結晶シリコン薄膜を、水素化−′
I シリコン(SiH4)の熱分解による気相化学反応など
を用いて、厚さ0.3−形成し、ゲート電極305を形
成した。この後、第3図(e)に示すように、リンイオ
ンを5 X 10” am−”イオン注入し、ソース領
域306とドレイン領域307を形成した。さらに、6
50℃。
1時間の熱処理を行い、ソース領域306とドレイン領
域307の活性化を図った。前記工程の後、第3図(0
に示すように、酸化シリコン膜308を前述の気相化学
反応により厚さ1仰形成し、フォトリソグラフィー工程
により該ソース領域306、該ドレイン領域307上の
酸化シリコン膜308にコンタクトホールを設けた。前
記工程の後、真空蒸着等の方法により配線金属としてア
ルミニウムを堆積し、フォトリソグラフィー工程により
第3図(2)に示すソース電極309とドレイン電極3
10とゲート電極間の配線を行った。この後、450℃
、30分の水素中での熱処理を行った。
上記の工程により作成した薄膜トランジスタの特性は、
電界効果移動度100■2/ Vsec 、オフ電流1
0−”Aであった。
比較のために、トランジスタ領域303として、真空蒸
着により基板温度600℃で作成した多結晶シリコン薄
膜を用い、第3図(、I)以降の工程を同一にした従来
型の薄膜トランジスタも同時に作成した。この工程によ
り作成した薄膜トランジスタの特性は、電界効果移動度
10cd/Vsec、オフ電流1O−aAであった。
〔発明の効果〕
以上から本発明の製造方法によって作成した多結晶シリ
コン薄膜トランジスタは、従来の多結晶薄膜トランジス
タと比較して電界効果移動度が大きく、オフ電流は小さ
く、その特性を大きく改善することができる。本発明に
よる多結晶シリコン薄膜トランジスタを液晶表示装置の
駆動に用いて、優れた効果を有するものである。
【図面の簡単な説明】
第1図(a)〜(d)は本発明の製造方法を説明するた
めの図、第2図(a)は本発明による薄膜トランジスタ
領域の結晶粒を説明するための図、(b)は結晶粒す図
、第3図(a)〜(齢は本発明の実施例を工程順に示す
図である。 100・・・非晶質基板      101,301・
・・非晶質シリコン薄膜102・・・マスク     
  103・・・酸素をイオン注入した領域104・・
・酸素をイオン注入していない領域201.306・・
・ソース領域    202,307・・・ドレイン領
域300・・・石英基板       302・・・イ
オン注入用マスク303・・・トランジスタ領域   
304・・・酸化シリコン薄膜305・・・ゲート電極
      308・・・酸化シリコン膜309・・・
ソース電極      310・・・ドレイン電極特許
出願人  日本電気株式会社 代 理 人  弁理士 内 原   晋°、 第1図 吊2図 第3図 第3図

Claims (1)

    【特許請求の範囲】
  1. (1)非晶質基板上に非晶質シリコン薄膜を形成し、該
    非晶質シリコン薄膜の一部分に酸素をイオン注入した後
    、熱処理を加えて結晶化する工程において、該非晶質シ
    リコン薄膜内の前記酸素をイオン注入していない領域か
    ら該非晶質シリコン薄膜内の前記酸素をイオン注入した
    領域へ結晶粒を成長させ、該結晶粒の成長方向をチャネ
    ル長方向として薄膜トランジスタを作成することを特徴
    とする多結晶シリコン薄膜トランジスタの製造方法。
JP15689887A 1987-06-23 1987-06-23 Manufacture of polycrystalline silicon thin film transistor Pending JPS641273A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP15689887A JPS641273A (en) 1987-06-23 1987-06-23 Manufacture of polycrystalline silicon thin film transistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15689887A JPS641273A (en) 1987-06-23 1987-06-23 Manufacture of polycrystalline silicon thin film transistor

Publications (2)

Publication Number Publication Date
JPH011273A true JPH011273A (ja) 1989-01-05
JPS641273A JPS641273A (en) 1989-01-05

Family

ID=15637805

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15689887A Pending JPS641273A (en) 1987-06-23 1987-06-23 Manufacture of polycrystalline silicon thin film transistor

Country Status (1)

Country Link
JP (1) JPS641273A (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6893906B2 (en) 1990-11-26 2005-05-17 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and driving method for the same
TW209895B (ja) 1990-11-26 1993-07-21 Semiconductor Energy Res Co Ltd
JPH0818232B2 (ja) * 1991-06-18 1996-02-28 丸宣商事有限会社 卓上型ドリル研削盤
US6090646A (en) * 1993-05-26 2000-07-18 Semiconductor Energy Laboratory Co., Ltd. Method for producing semiconductor device
JP3450376B2 (ja) 1993-06-12 2003-09-22 株式会社半導体エネルギー研究所 半導体装置の作製方法
US5886389A (en) * 1995-05-31 1999-03-23 Matsushita Electric Industrial Co., Ltd. Field-effect transistor and method for producing the same
KR20010033202A (ko) 1997-12-17 2001-04-25 모리시타 요이찌 반도체박막의 제조방법과 그 제조장치 및 반도체소자와 그제조방법
CN105931967B (zh) 2011-04-27 2019-05-03 株式会社半导体能源研究所 半导体装置的制造方法

Similar Documents

Publication Publication Date Title
JPH0250630B2 (ja)
JP4511092B2 (ja) 半導体素子の製造方法
JP2917392B2 (ja) 半導体装置の製造方法
JPS60245172A (ja) 絶縁ゲイト型半導体装置
JPH011273A (ja) 多結晶シリコン薄膜トランジスタの製造方法
JP2502789B2 (ja) 薄膜トランジスタの製造方法
JP3575698B2 (ja) 多結晶半導体装置の製造方法
JP2917388B2 (ja) 半導体装置の製造方法
JP3287834B2 (ja) 多結晶半導体薄膜の熱処理方法
JPH11354444A (ja) 多結晶半導体膜の製造方法
EP0073603A2 (en) Polycrystalline thin-film transistor,integrated circuit including such transistors and a display device including such a circuit
JPH0828509B2 (ja) 薄膜トランジスターの活性領域の形成方法
JP3326650B2 (ja) 半導体装置の製造方法
JPH11261078A (ja) 半導体装置の製造方法
JP3310321B2 (ja) アクティブマトリクス基板の製造方法
KR960004902B1 (ko) 다결정 실리콘 박막 제조방법
JPS6276514A (ja) 半導体装置の製造方法
JP3141909B2 (ja) 半導体装置作製方法
JP3387510B2 (ja) 薄膜トランジスタの製造方法
JP2789168B2 (ja) 液晶表示パネル用絶縁ゲート型電界効果半導体装置の作製方法
JP3224312B2 (ja) 微結晶シリコン形成方法
JP3032542B2 (ja) 薄膜トランジスタの製造方法
JPH07142405A (ja) 多結晶半導体膜およびその成膜方法
JP2933081B2 (ja) 半導体装置の製造方法
JPS63143869A (ja) 多結晶シリコン薄膜トランジスタの製造方法