JPH01126826A

JPH01126826A - Ａ／ｄ変換器を備えているａ／ｄ変換装置

Info

Publication number: JPH01126826A
Application number: JP63251027A
Authority: JP
Inventors: Juergen Ing Grad Wermuth; ユルゲン・ヴエルムート
Original assignee: ANT Nachrichtentechnik GmbH
Current assignee: Bosch Telecom GmbH
Priority date: 1987-10-06
Filing date: 1988-10-06
Publication date: 1989-05-18
Also published as: DE8717485U1; DE3733739C1; GB2210741A; GB8823442D0

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】産業上の利用分野本発明は、Ａ／Ｄ変換器を備えているＡ／Ｄ変換装置に
関する。屡々、アナログ信号をデジタル信号に変換する
必要がある。

従来の技術このようにアナログ信号をデジタル信号に変換する場合
には、特に音響信号においてはダイナミック特性が損な
われてはならない、何故ならばノイズ成分が耳障シにな
ってはならないからである。通常のＡ／Ｄ変換器のダイ
ナミック範囲では、この目的を達成するのに屡々充分で
はない。

発明が解決しようとする課題本発明の課題は、備わっているＡ／Ｄ変換器が本来許容
するよシ大きいダイナミック範囲を有する信号を処理す
ることのできるＡ　／　Ｄ変換装置を提供することにあ
る。

課題を解決するための手段上記課題は、請求項１に記載の特徴部分に記載の特徴に
よシ解決される。

西独特吟公告第１８０３２２２号公報には、個々の情報
が、圧縮特性曲線に従ってパルス符号化される方法が記
載されている。このように符号化された後に、次いでこ
１れらの個々の情報は、線形符号化された情報即ちデジ
タル伸張された情報に変換され、次いで加算段に供給さ
れ、この加算段で形成された合計情報は、前記の符号化
とは異なる、個々の情報が第１の圧縮で圧縮された後に
符号化された符号に相応して符号化によシ再びデジタル
に圧縮される。

従来の技術の基礎である課題、即ち、圧縮されたパルス
符号化後に個々の情報を線形加算することを可能にする
課題は公知の方法によシ解決されるが、本発明の課題、
即ち、使用されるＡ／Ｄ変換器で許容されるより大きい
ダイナミック範囲を有する信号を処理する課題は解決さ
れ々い。何故ならば公知の方法においては、第１のパル
ス符号化器は、供給された信号のダイナミックの全範囲
を処理することができなくてはならないからである。こ
のようにダイナミックの全範囲を処理することができな
くてはならないので、本発明が解決しようとする課題を
生ずる。

発明の作用および効果本発明は次の着想を基礎としている。Ａ／Ｄ変換器に、
変換すべきアナログ信号が直接に供給される場合には、
アナログ信号のダイナミック範囲が、Ａ／Ｄ変換器が処
理することができるダイナミック範囲を上回ると、Ａ／
Ｄ変換器によシダイナミック損失が発生する。この障害
は本発明によシ、アナログ信号を先ずアナログ圧縮器に
供給することによシ解決される。このアナログ圧縮器か
ら取出される、圧縮されたアナログ信号のダイナミック
範囲は低減されている。このダイナミック範囲が、圧縮
器に後置接続されているＡ／Ｄ変換器によシこのダイナ
ミツク範囲を制限することなく処理することができるま
で低減されると、Ａ／Ｄ変換器の弱点、即ち、Ａ／Ｄ変
換器のダイナミック範囲が制限されている弱点が先ず克
服される。このようにして、得られたデジタル信号をデ
ジタルで更に処理し、アナログ再生の前で初めて、デジ
タル／アナログ変換し、次いでアナログ伸張することも
可能である。しかし本発明においては、Ａ／Ｄ変換をし
た後に直接に、Ａ／Ｄ変換器に前置接続されている圧縮
器のアナログ圧縮に対して逆のデジタル伸張を行う方法
を講じている。

アナログ伸張器とＡ　／　Ｄ変換器とデジタル伸張器が
直接に順次に接続されていることによ）、伸張が、圧縮
に正確に逆に行われることが最良に保証されている。こ
のようにして、伸張器の出力側から再び、通常のデジタ
ル信号処理方法で更に処理することができる、ダイナミ
ック範囲が低減されていない信号が取出されるという利
点も得られる。

処理すべき信号がアナログ信号の急峻な側線が、（圧縮
器における急速な制御動作のためＫ）Ａ　／　Ｄ変換器
の処理能力を上回る程に急峻である場合には、デジタル
伸張が圧縮に対して正確に逆であることは確実ではない
。何故ならばＡ／Ｄ変換器は、アナログ信号の変化に充
分に迅速に追従することができず、補償が困難な歪が発
生する。従って、圧縮器が、互いに逆にレベルに依存し
て制御される２つの増幅器を備えている、請求項２に記
載の本発明の装置を用いるとよい。

実施例次に本発明を実施例に基づいて図を用いて説明する。

第１図は、アナログ信号のための増幅器■と、アナログ
圧縮器１と、Ａ／Ｄ変換器２と、デジタル伸張器３の直
列接続を示している。後でＡ／Ｄ変換される、増゛幅、
器Ｖに供給されるアナログ信号は、Ａ／Ｄ変換器２の許
容ダイナミック範囲を上回るダイナミック特性を有する
。アナログ圧縮器１は、Ａ／Ｄ変換器２に対して許容さ
れる尺度にこのダイナミック範囲を低減する。

信号路において、Ａ／Ｄ変換器２の後には直接にデジタ
ル伸張器３が接続され、デジタル伸張器３は圧縮器１の
アナログ圧縮を解除する。

デジタル伸張器３の出力側からは、増幅器■から供給さ
れたアナログ信号のダイナミック範囲全体を有するデジ
タル信号が取出される。

第１図に示されているアナログ圧縮器１のためには有利
には、第２図に示されている、迅速で、高調波の発生が
僅かである圧縮器が使用される。この圧縮器の入力側に
電圧／電流変換器１０が接続され、電圧／電流変換器１
０には、レベルに依存して互いに逆方向に制御される２
つの増幅器、いわゆるＶＣＡ（電圧制御増幅器）２０と
４０が接続され、これらの電圧制御増幅器２０と４０の
間には遅延素子３０が挿入接続されている。第１の制御
増幅器２０は４０％のダイナミック低減を行なう。第１
の制御増幅器２０の入力側ダイナミック値をΔＴ”Ｂｚ
出力側ダイナミック値を△ｐλで表すと、式％式％増幅器２０は低雑音増幅器に構成されている。

増幅器２０は、６０％のダイナミック低減を行う制御補
助増幅器５０と、包絡線−全波整流器６０も属する圧縮
器の一部分である。増幅器２０と５０によるダイナミッ
ク低減により接続点６１で、ダイナミックなしの信号が
発生する。

立上シ過渡振動後のこの状態からずれている状態が発生
した場合には、このようなずれは線６２を介して補償さ
れる。

第１の制御増幅器、２０の出力側２１から取出される信
号のダイナミック特性ば４０チ低減されている。第１の
制御増幅器２０の出力側２１から取出される信号は先ず
遅延素子３０に供給され１１次いで第２の制御増幅器４
０に供給され、第２の制御増幅器４０はダイナミック領
域を４０ｑ６まで伸張することができる。第２の制御増
幅器４０は、遅延素子３０と制御増幅器５０と包絡線−
全波整流器６０の他に、別の１つの遅延素子７０と、反
転増幅器８５が後置接続されている低域フィルタ８０の
並列接続が属する伸張器の一部分である。低域フィルタ
８０の遮断周波数と、遅延素・子３０と７０の、互いに
同一の遅延時間は互いに調整され、低域フィルタは、で
きる限シフラットな遅延時間特性を有する。遅延時間τ
。は例えばそれぞれ１ミリ秒であシ、この場合に低、域
フィルタ８０の遮断周波数は１．２ｋＨｚである。

入力端子９に供給されたアナログ信号が充分に緩慢に変
化すると、即ちこの場合に包絡線周波数が、１−２ｋＨ
ｚを下回ると、加算器９０で、正負の符号が互いに逆で
あシ、絶対値が等しい２つの信号が加算され、その結果
、制御増幅器４０に制御信号は供給されず、従って制御
増幅器４０は伸張操作を行わない。従って、周波数が比
較的低い包絡線を有するアナログ信号は圧縮器２０−２
１−５０−６０−６１−６２によシ圧縮されるのみで、
制御増幅器４０を有する後置伸張器によシ伸張されない
。

これに対して、周波数が高い包絡線を有する（例えばレ
ベルの跳躍変化を有する）アナログ信号は、制御増幅器
４０を有する伸張器によシ、制御周波数（包絡線周波数
）が高くなるにつれ益々強く伸張され、その結果、制御
増幅器２０の圧縮作用は、制御周波数が高くなると補償
される。これは、低、域フィルタ８０の通過性が、制御
周波数゛が高くなるにつれ低くなシ、その結果、制御増
幅器４０宰益々遅延素子７０を介して制御され、°その
伸張作用が高まることに起因す・る。

この場合に、入力側９におけるアナログ信号のレベルが
、完全制御の際に出力側９９から、第１図に示されてい
るＡ　／　Ｄ変換器２を過制御する直前の信号が取出さ
れるように選定されているように配慮しなければならな
い。このようにして、第１の制御増幅器２０によシ圧縮
が、振幅の小さい振動が、振幅の大きい振動に比してよ
シ強く増幅されるように行われる。振幅が最大の振動は
制御増幅器２０によシ変化されない。このようにして制
御増幅器４０で、振幅が小さい振動は、制御周波数が１
．２ｋＨ２を上回らないか、ぎ多制御周波数が高まるに
つれてよシ強く低減される。

数値（４０％、６０％　ｙ　　１　ｍｓ　＋　　１−２
ｋＨｚ　）は１例であシ、他の値も可能である。

第６図と第４図には端子又は線９と９９、又は２１と３
１と６１と６２と７１と８１と８６と９１における、０
．２２５　ｍｓ以内における−７０　ｄＢから一２０ｄ
Ｂへのレベル跳躍変化の際のレベル変化又は電圧′経過
が示されている。

第１の増幅器２０の出力側２１において（短い過渡振動
の他にλ、−４２ｄＢ（入力信号の６０チである）から
−１２ｄＢへのレベル跳躍変化が発生する。この跳躍変
化は、線３１に１ｍｓだけ遅延して現れる。

接続点６１と線６２における制御電圧の変化に起因して
、線８１における電圧経過と、線８６における逆の電圧
経過が発生する。接続点６１における。電圧経過は１ｍ
ｓ遅延して線７１に現れ、線７１における電圧経過と、
線８６における電圧経過の和が線９１における電圧経過
である。

このようにして、入力レベル３１が増幅器４０に供給さ
れると、制御電圧経過９１による制御によシ増幅器４０
の出力端子から、（経過２１においては時点０．２２５
　ｍｓでまだ存在していた）煩わしいと感じるレベルぎ
−クが除去されたレベル経過９９が取出される。

【図面の簡単な説明】

第１図は本発明の装置のブロック回路図、第２図は第１
図に示されているアナログ圧縮器の１つの実施例のブロ
ック回路図、第３図と第４図は第２図に示されている実
施例の説明に供する線図である。 ■・・・増幅器、１・・・アナログ圧縮器、２・・・Ａ
／Ｄ変換器、３・・・デジタル伸張器、１０・・・電圧
／電流変換器、２０・・・電圧制御増幅器、２１・・・
出力側、３０・・・遅延素子、３１・・・線、４０・・
・電圧制御増幅器、５０・・・補助増幅器、６０・・・
包絡線一全波整流器、６１・・・接続点、７０・・・遅
延素子、８０・・・低域フィルタ、８１・・・線、８５
・・・反転増幅器、８６・・・線、９０・・・加算器、
９１・・・線、９９・・・出力側。ド）１　　　　　　　　　屓晰

Claims

【特許請求の範囲】１、Ａ／Ｄ変換器と、前記Ａ／Ｄ変換器に直接に後置接
続されているデジタル伸張器（３）を備えているＡ／Ｄ
変換装置において、Ａ／Ｄ変換器（２）にアナログ圧縮
器（１）が前置接続されていることを特徴とするＡ／Ｄ
変換器を備えているＡ／Ｄ変換装置。２、圧縮器（１）が、レベルに依存して互いに逆に制御
される２つの増幅器（２０、４０）の直列接続を備え、前記増幅器（２０、４０）の増幅度制御は、このように
高い周波数による制御動作の場合には、制御周波数が高
まるにつれて益々強く逆に互いに作用し、前記増幅器（２０、４０）のうちの伸張する方（４０）
の伸張作用は、低い周波数による制御動作の場合に、制
御周波数が低くなるにつれて弱くなることを特徴とする
請求項１に記載のＡ／Ｄ変換器を備えているＡ／Ｄ変換
装置。