JP2512960Y2 - 雑音除去回路 - Google Patents

雑音除去回路

Info

Publication number
JP2512960Y2
JP2512960Y2 JP1989045409U JP4540989U JP2512960Y2 JP 2512960 Y2 JP2512960 Y2 JP 2512960Y2 JP 1989045409 U JP1989045409 U JP 1989045409U JP 4540989 U JP4540989 U JP 4540989U JP 2512960 Y2 JP2512960 Y2 JP 2512960Y2
Authority
JP
Japan
Prior art keywords
circuit
output signal
operational amplifier
output
amplifier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP1989045409U
Other languages
English (en)
Other versions
JPH02135964U (ja
Inventor
信行 大高
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP1989045409U priority Critical patent/JP2512960Y2/ja
Publication of JPH02135964U publication Critical patent/JPH02135964U/ja
Application granted granted Critical
Publication of JP2512960Y2 publication Critical patent/JP2512960Y2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Signal Processing Not Specific To The Method Of Recording And Reproducing (AREA)

Description

【考案の詳細な説明】 (イ)産業上の利用分野 本考案は、音声信号の記録・再生に伴う雑音を除去す
る雑音除去回路に関するもので、特にIC(集積回路)化
に適した雑音除去回路に関する。
(ロ)従来の技術 従来より音声信号の記録・再生に伴う雑音を除去する
雑音除去回路として、記録時に信号の帯域圧縮を行な
い、再生時に圧縮された信号の帯域伸張を行なうものが
知られている。第2図は、その様な雑音除去回路を示す
もので、入力端子(1)からの音声信号を増幅する演算
増幅器(2)と、該演算増幅器(2)の出力信号をレベ
ル検波するレベル検波手段(3)と、前記演算増幅器
(2)の出力信号に周波数特性を与える第1エンファシ
ス回路(4)と、該第1エンファシス回路(4)の出力
信号を前記レベル検波手段(3)の検波出力に応じて増
幅するCCA(電流制御型増幅回路)(5)と、該CCA
(5)の出力信号に周波数特性を与える第2エンファシ
ス回路(6)と、記録時接点R側に、再生時接点P側に
切換わる切換スイッチ(7)とから構成されている。第
1図において、記録時入力端子(1)からの音声信号
は、演算増幅器(2)で増幅された後、レベル検波手段
(3)及び第1エンファシス回路(4)に印加される。
第1エンファシス回路(4)の周波数特性は、第3図
(イ)の如きものであり、フィルタ回路(7)の周波数
特性は第3図(ロ)の如く、第3図(イ)の特性と逆特
性になっている。第1エンファシス回路(4)の出力信
号は、CCA(5)に印加されレベル検波手段(3)の検
波出力に応じてそのレベルが制御される。レベル制御さ
れたCCA(5)の出力信号は、第3図(イ)の点線で示
すフィルタ特性を有する第2エンファシス回路(6)で
更に周波数特性が与えられる。その為、第2エンファシ
ス回路(6)の出力信号が、切換スイッチ(7)を介し
て演算増幅器(2)に加わると、記録用出力端子(8)
には第3図(ニ)の周波数特性を有する記録出力信号が
得られる。
又、再生時になり切換スイッチ(7)が接点P側に切
換わると、演算増幅器(2)はバッファアンプとなり、
その出力信号は、記録時と同様の処理が施された後、再
生用出力端子(9)に導出される。この場合の出力信号
の周波数特性は第3図(ハ)の如くなる。
従って、第2図の回路によれば信号の帯域圧縮・伸張
が行なわれ、雑音の除去が行なわれる。
(ハ)考案が解決しようとする課題 ところで、第2図の回路は、ディスクリート素子が構
成されているが、これをIC化する場合電源電圧を十分に
確保することが出来ず、第1及び第2エンファシス回路
(4)及び(9)やCCA(5)のダイナミックレンジが
低下してしまうという問題がある。近年、ICでは低電源
電圧化が要望されており電源電圧5〔V〕程度のものに
前述の回路を内蔵すると、十分なダイナミックレンジが
取れず、SNが悪化してしまうという問題がある。
(ニ)課題を解決するための手段 本考案は、上述の点に鑑み成されたもので、入力端
子、帰還端子及び出力端子を有する演算増幅器と、該演
算増幅器の出力信号のレベル検波を行なうレベル検波手
段と、前記演算増幅器の出力信号に周波数特性を与える
エンファシス回路と、該エンファシス回路の出力信号を
前記レベル検波手段の検波出力に応じて増幅する可変利
得増幅回路と、該可変利得増幅回路の出力信号に周波数
特性を与えると共に前記出力信号を増幅する手段と、記
録時、前記手段の出力端と前記演算増幅器の帰還端子と
を接続し、再生時、前記演算増幅器の出力端子と帰還端
子とを接続する切換スイッチとから成り、記録時前記演
算増幅器の出力端子より記録信号を導出すると共に再生
時前記手段の出力端より再生信号を導出するようにした
ことを特徴とする。
(ホ)作用 本考案に依れば、可変利得増幅回路の出力信号を増幅
すると共にエンファシス回路で周波数特性を与えている
ので、ダイナミックレンジの確保が出来るとともにノイ
ズの発生を防止出来る。
(ヘ)実施例 第1図は、本考案の一実施例を示す回路図で、(10)
は第1エンファシス回路(4)の出力信号をレベル検波
手段(3)の検波出力に応じて増幅するCCA、(11)はI
Cに内蔵され、前記CCA(10)の出力信号に周波数特性を
与える第2エンファシス回路、及び(12)は前記第2エ
ンファシス回路(11)の出力信号を増幅する増幅器であ
る。
尚、第1図において第2図と同一の回路素子について
は同一の符号を付し、その説明を省略する。
第2エンファシス回路(11)は、低電圧電源タイプの
ICに内蔵される為、そのダイナミックレンジはディスク
リート素子で構成されるそれに比べ小さい。そこで、CC
A(10)の利得を従来のものに比べ小さく設定する。そ
うすれば、CCA(10)の出力信号は、第2エンファシス
回路(11)で歪むことなく周波数特性が与えられる。増
幅器(12)の利得は、前記CCA(10)の利得低下分を補
償するような値に設定されている。その為、第2エンフ
ァシス回路(11)の出力信号が増幅器(12)で増幅され
れば、該増幅器(12)の出力端には十分なダイナミック
レンジを有するとともに所望の周波数特性を有する出力
信号が得られる。
尚、第1図における他の回路の動作は、第2図のそれ
と同一に付、説明を省略する。
第4図は、本考案の別の実施例を示す回路図で、第2
エンファシス回路(11)のダイナミックレンジに比べ、
CCA(10)のそれが確保出来ない場合に有効である。第
1図の如く、最終段に増幅器(12)を配置すると、第2
エンファシス回路(11)から発生するノイズ等が増幅さ
れて出力されてしまう。そこで、第4図の如くCCA(1
0)のダイナミックレンジの補償を増幅器(12)で行な
い、該増幅器(12)の出力信号を第2エンファシス回路
(11)に印加する構成とする。そうすれば、ノイズの発
生が防止出来るとともにダイナミックレンジも確保出来
る。
又、第5図は、本考案の別の実施例を示す回路図で、
第2エンファシス回路(11)及びCCA(10)のダイナミ
ックレンジが共に比較的低い場合である。第5図の如き
構成とし、第1及び第2増幅器(13)及び(14)の利得
を適当に設定すれば、第1図と第4図の回路の利点を共
に生かし、ノイズの低減、ダイナミックレンジの確保を
同時に達成することが出来る。
尚、第4図及び第5図ともに第1図と同一の回路素子
については同一の符号を付し、説明を省略した。
(ト)考案の効果 以上述べた如く、本考案に依れば雑音除去装置を構成
する回路のダイナミックレンジが低下しても、終段に得
られる出力信号のダイナミックレンジを確保出来るとと
もにSNの悪化を防止出来る。その為、本考案に係る雑音
除去装置は、低電圧電源タイプのICに用いて好適であ
る。
【図面の簡単な説明】
第1図は、本考案の一実施例を示す回路図、第2図は従
来の雑音除去装置を示す回路図、第3図(イ)乃至
(ニ)は第2図の説明に供する為の特性図、第4図及び
第5図は本考案の別の実施例を示す回路図である。 (2)……演算増幅器、(3)……レベル検波手段、
(4)……第1エンファシス回路、(7)……切換スイ
ッチ、(10)……CCA、(11)……第2エンファシス回
路、(12)……増幅器。

Claims (1)

    (57)【実用新案登録請求の範囲】
  1. 【請求項1】入力端子、帰還端子及び出力端子を有する
    演算増幅器と、 該演算増幅器の出力信号のレベル検波を行なうレベル検
    波手段と、 前記演算増幅器の出力信号に周波数特性を与える第1エ
    ンファシス回路と、 該第1エンファシス回路の出力信号を前記レベル検波手
    段の検波出力に応じて増幅する可変利得増幅回路と、 該可変利得増幅回路の出力信号に周波数特性を与える第
    2エンファシス回路と、 該第2エンファシス回路の出力信号を増幅する増幅回路
    と、 記録時、該増幅回路の出力端と前記演算増幅器の帰還端
    子とを接続し、再生時、前記演算増幅器の出力端子と帰
    還端子とを接続する切換スイッチと、 を備え、前記第2エンファシス回路のダイナミックレン
    ジに応じて前記可変利得増幅回路の利得を低下させ、該
    低下分を前記増幅回路に補償させるようにしたことを特
    徴とする雑音除去回路。
JP1989045409U 1989-04-18 1989-04-18 雑音除去回路 Expired - Lifetime JP2512960Y2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1989045409U JP2512960Y2 (ja) 1989-04-18 1989-04-18 雑音除去回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1989045409U JP2512960Y2 (ja) 1989-04-18 1989-04-18 雑音除去回路

Publications (2)

Publication Number Publication Date
JPH02135964U JPH02135964U (ja) 1990-11-13
JP2512960Y2 true JP2512960Y2 (ja) 1996-10-02

Family

ID=31559559

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1989045409U Expired - Lifetime JP2512960Y2 (ja) 1989-04-18 1989-04-18 雑音除去回路

Country Status (1)

Country Link
JP (1) JP2512960Y2 (ja)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6040568A (ja) * 1983-08-12 1985-03-02 Sony Corp オ−デイオ信号記録再生装置
JPS61158224A (ja) * 1984-12-29 1986-07-17 Sony Corp 帯域制限回路
JPS63308404A (ja) * 1987-06-10 1988-12-15 Toshiba Corp 雑音低減回路

Also Published As

Publication number Publication date
JPH02135964U (ja) 1990-11-13

Similar Documents

Publication Publication Date Title
US5172358A (en) Loudness control circuit for an audio device
JP3314806B2 (ja) 電力増幅器
JP2512960Y2 (ja) 雑音除去回路
JP2714241B2 (ja) 増幅回路
JP3067935B2 (ja) 音響再生装置および音量制御方法
JP2535232B2 (ja) 音声出力回路
KR830009556A (ko) 선택적으로 인에이블된 오디오 신호 신장기 회로를 갖는 비데오 디스크 플레이어
JP2685809B2 (ja) 雑音除去回路
JP3785718B2 (ja) 音響再生装置
JP3155760B2 (ja) 音声処理装置
JPS6324714Y2 (ja)
JP2611233B2 (ja) 振幅圧縮伸長回路
JP3162868B2 (ja) 記録再生装置のノイズ低減回路
JP2656816B2 (ja) ノイズリダクション回路
JP2640552B2 (ja) 音声信号出力装置
JPS5912751Y2 (ja) 磁気録音装置
JPH0775103B2 (ja) ノイズリダクシヨン回路
KR970004684B1 (ko) 브이 씨 알의 하이-파이 노이즈 제거 장치
JP3162869B2 (ja) 記録再生装置のノイズ低減回路
JP2901372B2 (ja) ノイズリダクション回路
JP2720261B2 (ja) デジタルカセットテープ再生装置
JP3363612B2 (ja) 記録再生装置のノイズ低減回路
JPH018032Y2 (ja)
JPH067668Y2 (ja) オ−デイオ再生装置
JPH0718240Y2 (ja) 増幅器