JPH01126187A - 速度制御装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は回転体などの制御対象の速度信号の周期を計測
して、基準値からの誤差データに基づいて制御対象を駆
動する速度制御装置に関するものである。

従来の技術 第８図は家庭用ビデオテープレコーダのキャプスタンモ
ータの回転速度制御系の代表的な機能プロ７クダイアグ
ラムを示したものである。第８図において、キャプスタ
ンモータ１に連結された周波数発電機２からは、第９図
Ａに示すような交流信号が出力されるが、この交流信号
はキャブスタンモータ１の回転速度に依存した繰り返し
周期を有しており、ＦＣ信号増幅器３によって第９図Ｂ
に示すような方形波にまで増幅されて波形整形される。

さらに、逓倍回路４において、第９図Ｂの信号波形から
第９図Ｃの信号波形が作りだされて速度誤差検出器５に
送られる。一方、速度誤差検出器５では第９図Ｃの信号
波形のリーディングエツジ（前縁）から次のリーディン
グエツジまでの周期がカウンタ等によってディジタル的
に計測され、固定基準値からの誤差データが出力される
。

この誤差データは、ディジタルフィルタ６によって周波
数領域のゲイン補償が行なわれたうえで、Ｄ−Ａコンバ
ータ７に供給すれ、Ｄ−Ａコンバータ７の出力はキャプ
スタンモータ１を駆動するためのモータ駆動回路８に供
給される。

したがって、第８図に示したブロックはキャプスタンモ
ータ１を定速回転させるための閉ループ速度制御系を構
成している。また、第８図の装置において、逓倍回路４
は速度制御系の応答性を改善するために使われている。

すなわち、キャプスタンモータの回転速度は、第９図Ｃ
の信号波形のリーディングエツジが到来する毎に、前回
のリーディングエツジの到来時点からの速度変化分の平
均値として計測される、（一般に移動平均と呼ばれる。

）が、逓倍回路４を用いない場合には第９図Ｂの信号波
形のリーディングエツジ間を計測することになり、計測
インターバルが長くなって制御系の応答特性が悪化する
。これを解消するには、周波数発電機２の出力周波数（
以下、ＦＧ周波数と略記する。）を高くすればよいが、
機械的な加工精度の問題から限界があった。したがって
、ＦＧ周波数を電気的に逓倍する方法が多用され、第９
図に示したようなエツジ逓倍法はその代表的なものであ
る。

発明が解決しようとする問題点 ところで、このような速度制御装置における制御系の最
高動作周波数はＦＧ周波数によって規制されることにな
るが、その模様を第１０図に示した制御系のブロック図
を参照しながら説明する。

まず、第１０図において、モータのトルク定数を表すＫ
ｔ　　（ｇ−ｃｍ／Ａ）と、慣性および粘性ブロックが
モータの伝達関数を表しており、Ｊ　＜ｇ−ｃｍ−ｓｅ
ｃ−ｓｅｃ／ｒａｄ）は慣性モーメント〜Ｄ　（ｇ−ｃ
ｍ−ｓｓｃ／ｒａｄ）は粘性抵抗、Ｓはラプラス演算子
である。モータの回転速度は、一回転あたりＰ個の歯数
を有する周波数発電機（ＦＧ）によって速度信号に変換
され、人出力サンプラとカウンタおよび移動平均要素に
ょって構成されるカウンタによってこの速度信号の周期
毎のインターバルが計測される。サンプラを除いたカウ
ンタ部の伝達間数Ｇｃは次式で示される。

Ｋｄ・　（１−ｅ−”） Ｇｃ−□　　　・・・・・・（１） ただし、 ２π ここに、Ｆｃｋ（Ｈｚ）はカウンタに供給される基準ク
ロックの周波数、Ｔ（ｓｅｃ）はサンプリグ周期である
。

カウンタから出力される計測値がら基準値が減算され、
その誤差データは伝達関数Ｇｆを有するディジタルフィ
ルタを介してＤ−Ａコンバークの入カバンファによって
構成される０次ホルダーに供給される。この０次ホルダ
ーの伝達関数は良く知られているように次式で与えられ
る。

１　、−５ｒ Ｇｈ寓□　　　　　　　・・・・・・（３）また、Ｄ−
Ａコンバータのビット数をｎ、供給電圧をＶｃｃとした
とき、Ｄ−Ａコンバータの変換ゲインＫｘは次式で与え
られる。

Ｖｃｃ Ｋｘ＝□　　　　　　　　　・・・・・・（４）Ｄ−Ａ
コンバータの出力は伝達コンダクタンスｇｍ（Ａ／Ｖ）
を有するモータ駆動回路に供給され、その出力電流がモ
ータに供給される。

さて、第１０図の各ブロックのうち、サンプリング周期
Ｔによって伝達関数の位相特性が変化するのがカウンタ
とホルダーであり、任意の周波数ｆに対する両者の位相
特性θＣ１θｈは、それぞれ（１１，（３）式から以下
のようになる。

θ　ｃ＝π　・　ｉＴ　　　　　　　　　　　　　　　
・・・・・・（５）θｈ−π　・　ｆ−Ｔ　　　　　　
　　　　　　　　　・・・・・・（６）一方、制御系が
安定に動作するためには、開ループゲインが０になる周
波数において、４０〜６０度の位相余裕が要求されるが
、その周波数では第１０図の慣性・粘性ブロック内の伝
達関数のうち、慣性項が支配的となって、この部分で９
０度の位相遅れが生じる。したがって、仮に６０度の位
相余裕を確保しようとすると、＋５１．　（６１式で与
えられるθＣとθｈの和が３０度、すなわち、π／６よ
りも小さくなる必要がある。この条件からＦＣ周波数Ｆ
ｆｇと、安定に制御可能な最高周波数Ｆｃの関係が求め
られ、次式が成立する。

Ｆｃ＝　　− ２Ｔ このように、速度制御装置における制御系の最高動作周
波数はＦＣ周波数によって規制されるが、先に述べたＦ
Ｃ周波数の逓倍法は、速度信号のリーディングエツジと
トレイリングエツジを利用することによってサンプリン
グ周′Ｎ４Ｔを２分の１に短縮し、実質的にＦＣ，Ｊｉ
ｌ波数の６分の１の周波数まで制御帯域を広げる効果を
有する。しかしながら、従来技術ではここまでの制御特
性の向上が限界であり、それ以上の周波数まで制御帯域
を広げるにはＦＣ周波数そのものを高くする必要があっ
た。

問題点を解決するための手段 前記した問題点を解決するために本発明の速度制御装置
では、平均速度計測手段によって各計測時点に測定され
る平均測定値とそれ以前の測定値から該計測時点におけ
る瞬時値を推定して該推定値から得られる推定誤差デー
タを出力する速度誤差推定手段と、前記推定誤差データ
に基づいて前記制御対象を駆動する駆動手段を備えてい
る。

作用 本発明では前記した構成によって、これまで以上に高い
周波数まで安定に動作させ得る速度制御装置を実現でき
る。

実施例 以下、本発明の一実施例について図面を参照しながら説
明する。

第１図は本発明の一実施例における速度制御装置のブロ
ックダイアグラムを示したものであり、第８図と同一の
ブロックは同一図番にて示されている。第１図の装置で
は、外部からの基準クロックをカウントするカウンタ９
の出力が速度誤差推定ブロック１０に供給され、逓倍回
路４の出力信号は前記カウンタ９と前記速度誤差推定ブ
ロック１０に制御信号として供給されている。また、前
記速度誤差推定ブロック１０は、前記逓倍回路４の出力
信号のリーディングエツジが到来したときに、前記カウ
ンタ９のカウント量を記憶する第１メモリ１１と、前記
第１メモリ１１のそれまでの記憶データを記憶する第２
メモリ１２と、前記逓倍回路４の出力信号のリーディン
グエツジが到来した後に前記第１メモリ１１と前記第２
メモリ１２の記憶データから、その時点のデータの推移
を予測する予測器１３と、前記予測器１３の出力値から
基準値を減算して誤差データを得るための加算器１４と
基準値発生器１５によって構成されている。なお、ディ
ジタルフィルタ６のサンプリングクロックは逓信回路４
から供給されている。

また、前記基準値発生器１５は、前記加算器１４におい
て減算を行なわせるために負の符号付データを出力する
ものとする。

以上のように構成された速度制御装置について、第１図
のブロック構成図、第２図のフローチャート、ならびに
第３図の信号波形図をもとにその動作を説明する。なお
、第２図は速度誤差推定ブロック１０の動作を表したフ
ローチャートであり、逓倍回路４の出力信号のリーディ
ングエツジが到来する毎に同じ動作を繰り返す、第２図
のフローチャートでは、第１図のブロック図に示されて
いないレジスタを使用しているが、これは、マイクロプ
ロセッサを用いて速度誤差推定ブロック１０の動作を行
なわせることを想定したもので、第１メモリ１１、第２
メモリ１２はいずれもマイクロプロセッサ内のデータメ
モリを使用することができ、加減算を始めとする各種の
算術演算もマイクロプロセッサが有している算術論理演
算ユニット（ＡＬＵ）によって実行することができる。

また、第３図Ａは周波数発電機２の出力信号波形図で、
第３図Ｂは逓倍回路４の出力信号波形図である。

第２図の処理ブロック５１では第１図の第１メモリ１１
に格納されているデータを第２メモリ１２に転送し、カ
ウンタ９から出力される区間あたりのカウント量を第１
メモリ１１に格納しているが、これは処理ブロック５２
における推定値の計算に備えたものである。

処理ブロック５２は、第１図の予測器１３によって行な
われる処理を示したものであり、第２メモリ１２に格納
されているデータの値から第１メモリ１１のデータの値
を減算してレジスタに格納し、レジスタの値と第１メモ
リに格納されているデータの値の乗算を行なってその結
果をレジスタに再格納し、さらにレジスタの値と、第１
メモリ１１に格納されているデータの値と第２メモリ１
２に格納されているデータの値とを加算したものの除算
を行なってレジスタに格納したうえで、第１メモリ１１
に格納されているデータの値からこれを減算してその結
果をレジスタに再格納している。

この一連の処理の意味を第３図を用いて説明する。第３
図の時刻ｔ５が経過した後に処理ブロック５２における
処理が行なわれていると仮定すると、処理ブロン゛り５
１での処理によって、第１メモリ１１には時刻ｔ３から
時刻ｔ５までのカウント量、すなわち、この区間におけ
るキャプスタンモータ１の平均速度に依存したデータが
格納され、第２メモリ１２には時刻ｔ１から時刻ｔ３ま
での区間における平均速度に依存したデータが格納され
る。なお、実際にはカウンタ９のカウント量はカウント
区間が長くなるほど多くなるので、メモリに格納される
データは量は平均速度の逆数を表していることになる０
時刻ｔ１から時刻ｔ５までの速度信号の１サイクルの間
のキャプスタンモータｌの回転速度の逆数の瞬時計測値
が直線近似できるものとすると、第１メモリ１１に格納
されているデータは時刻ｔ４、すなわち、時刻ｔ３と時
刻ｔ５の中間点における瞬時計測値ｍ１を表し、第２メ
モリ１２に格納されているデータは時刻ｔ２における瞬
時計測値ｍ２を表すことになる。

したがって、第３図を参照すれば、以下の計算を行なう
ことによって、第３図の時刻ｔ５における瞬時計測値の
推定値Ｒを得ることができる。

ｍｌ＋ｍ２ 処理ブロック５３では、処理ブロック５２を実行するこ
とによって算出された推定値Ｒ（予測器１３の出力デー
タとなる。）と基準値発生器１５から出力される基準値
を加算器１４によって加算し、結果を出力している。第
１図のディジタルフィルタ６にはこの出力データが供給
される。なお、処理ブロック５２では上記（８）式の演
算を忠実に実行しているが、通常は、隣接した計測区間
のカウント量の差は数パーセント以内に収まるため、（
８）式を以下のように近似しても問題はない。

２−ｍ２ −ｍ１Ｒ＝　　□　　　　　　　　・・・・・・（９）
また、第１図に示した実施例では、加算器１４と基準値
発生器１５によって構成された誤差算出部の前段に予測
器１３を配置しているのが、第４図に示した別の実施例
のように、予測器１３を後段に配置して、平均誤差を求
めた後に瞬時誤差を予測するような構成とした場合には
、（９）式を用いた方が現実的である。なお、そのとき
には、（９）式で求まる推定値Ｒは瞬時誤差の推定値と
なる。

このように、第１図あるいは第４図に示した速度制御装
置では、速度信号のサンプリング時点におけるキャプス
タンモーターの速度誤差の瞬時値が速度誤差推定ブロッ
ク１０を構成する予測器１３による推定値として得られ
るため、第１０図に示した制御系のブロック図における
周期変換要素と移動平均要素を取り除くことができ、カ
ウンタ９と速度誤差推定ブロック１０による連結伝達関
数Ｇｂはカウンタ９のカウントゲインＫｄに等しくなる
。

Ｇｂ＝Ｋｄ　　　　　　　　　　　　　　　　　　・・
・・・・ＯＩしたがって、この部分における位相遅れは
発生せず、ＦＣ周波数Ｆｆｇと安定に制御可能な最高周
波数Ｆｃの関係は以下のようになる。

（７）式と００式を比較すれば明らかなように、第１図
あるいは第４図に示した速度制御装置ではこれまで以上
に高い周波数まで安定に動作させることが可能となる。

なお、第１図に示した実施例では逓倍回路４を用いてい
るので、制御可能な最高周波数ＦｃはＦＧ、周波数Ｆｆ
ｇの３分の１にまで高くなる。

つぎに、第５図は本発明の他の実施例を示したもので、
ディジタルフィルタ６には逓倍回路４からのみならず、
速度誤差推定ブロック１０を構成する予測器１３からも
サンプリングクロックが供給されている。

第６図に示したフローチャートと、第７図に示した信号
波形図をもとに第５図の速度制御装置の動作を説明する
。なお、第７図Ａは周波数発電機２の出力信号波形図で
、第７図Ｂは逓倍回路４の出力信号波形図である。第６
図のブランチ６１において逓倍回路４から出力される速
度信号、すなわち、第７図Ｂの信号のリーディングエツ
ジが到来したか否かを判別し、到来していれば処理ブロ
ック６２に処理を移し、新たなリーディングエツジが到
来していなければブランチ６６に処理を移す。

処理ブロック６２では第５図の第１メモリ１１に格納さ
れているデータを第２メモリ１２に転送し、カウンタ９
から出力される区間あたりのカウント量に基準値を加算
して求めた平均誤差データを第１メモリ１１に格納して
いる。

処理ブロック６３では第２メモリ１２に格納されている
データの値から第１メモリ１１のデータの値を減算して
レジスタに格納し、レジスタの値とあらかじめ準備され
ている予測係数値の乗算を行なってその結果をレジスタ
に再格納し、第１メモリ１１に格納されているデータの
値からレジスタの値を減算して、その結果を一時的に待
避させるために、第５図には図示されていない第３メモ
リに格納している。

処理ブロック６４では第２メモリ１２に格納されている
データの値から第１メモリ１１のデータの値を減算して
レジスタに格納し、レジスタの値を２分の１にしている
。

処理ブロック６５では、第１メモリ１１に格納されてい
るデータの値からレジスタの値を減算してその結果を出
力している。第５図のディジタルフィルタ６にはこの出
力データが供給される。

この一連の処理の意味を第７図を用いて説明する。第７
図の時刻ｔ５が経過した後に処理ブロック６２〜６５に
おける処理が行なわれていると仮定すると、処理ブロッ
ク６２での処理によって、第１メモリ１１には時刻ｔ３
から時刻ｔ５までの区間におけるキャプスタンモータ１
の平均速度誤差に依存したデータが格納され、第２メモ
リ１２には時刻ｔ１から時刻ｔ３までの区間における平
均速度誤差に依存したデータが格納される０時刻ｔ１か
ら時刻ｔ５までの速度信号の１サイクルの間のキャプス
タンモーターの回転速度誤差の瞬時計測値が直線近似で
きるものとすると、第１メモリ１１に格納されているデ
ータは時刻ｔ４、すなわち、時刻ｔ３と時刻ｔ５の中間
点における瞬時計測値ｍ１を表し、第２メモリー２に格
納されているデータは時刻ｔ２における瞬時計測値ｍ２
を表すことになる。したがって、（９）式と同様に、第
７図の時刻ｔ５における瞬時計測値の推定値ＲＯは以下
の演算を実行することによって求まり、この演算は処理
ブロック６４と処理ブロック６５において行なわれる。

２−ｍ２ −ｍ１ＲＯ＝□　　　　・・・・・・α乃さて、第７図
の時刻ｔ３．ｔ５．ｔ６の関係は以下のように設定され
ている。

５−ｔ３ ｔ６−ｔ５＋□　　　　・・・・・・α濁すなわち、時
刻ｔ５から時刻ｔ６までの時間は時刻ｔ３から時刻ｔ５
までの時間の半分になるように設定されている。したが
って、時刻ｔ３から時刻ｔ６までの間にキャプスタンモ
ータ１の回転速度の瞬時誤差が直線的に変化するなら、
時刻ｔ６における瞬時誤差Ｒ１は（ロ）式で求まる推定
値ＲＯから＠式の右辺第２項をさらに減算すればよいこ
とになる。しかしながら、時刻ｔ５における瞬時誤差の
推定値ＲＯが、時刻ｔ３から時刻ｔ５までの間の実際の
平均速度の計測値に基づいて推定できるのに対して、時
刻ｔ５時点での時刻ｔ６における瞬時誤差Ｒ１の予測は
、時刻ｔ５から時刻ｔ６までの間のキャプスタンモータ
１の挙動が未知であることから、あいまい度が高くなる
。現実の問題として、時刻ｔ５における推定誤差ＲＯの
出力は、キャプスタンモータｌの慣性モーメントの違い
によってその影響度が異なるものの、時刻ｔ６における
瞬時回転速度に影響を与え、実際の瞬時誤差は第７図に
示したＲ１の大きさよりも小さくなる。このため、処理
ブロック６３では、第２メモリ１２に格納されているデ
ータの値ｍ２から第１メモリ１１のデータの値ｍ１を減
算した値と、１よりも小さい予測係数の乗算を行なった
うえで予測値を導出している。この予測係数はキャプス
タンモータ１の慣性モーメントなどを反映させた固定値
としてあらかじめ用意しておくことができる。また、第
７図の時刻ｔ７が経過した時点で、時刻ｔ５から時刻ｔ
７までの区間における平均速度誤差が計測されるので、
その時点で予測係数の値の妥当性を評価して修正してい
くこともできる。

第６図のブランチ６６では第２の誤差データの出力点が
到来したか否かを判別しているが、ここでは、第７図の
時刻ｔ５が経過した後に時刻ｔ６の時点が到来するまで
の待ち合わせを行なっている。

第２の誤差データの出力点が到来すれば、処理ブロック
６３において第３メモリに待避させた瞬時誤差の予測値
を出力しく処理ブロック６７）、処理ブロック６８にお
いて、ディジタルフィルタ６にサンプリングを開始させ
る（サンプリングクロックの供給、）。

このようにして、第５図に示した速度制御装置では、た
とえば第７図の時刻ｔ５と時刻ｔ６の時点において、キ
ャプスタンモーターの速度誤差の瞬時値が速度誤差推定
ブロック１０を構成する予測器１３による推定値ＲＯと
予測値Ｒ１として出力されるため、制御可能な最高周波
数Ｆｃは第１図に示した速度制御装置に比べてさらに高
くなる。

すなわち、逓倍回路４の出力信号によるサンプリング周
期をＴとしたとき、ディジタルフィルタ６の入力データ
はＴ／２の周期で更新され、ディジタルフィルタのサン
プリングクロックの周期もＴ／２となるので、Ｄ−Ａコ
ンバータの入力バッファによって構成される０次ホルダ
ーの位相特性θｈは次式で与えられる。

π・ｆ−Ｔ θｈ’＝□　　　　　　　　・・・・・・０４）したが
って、この部分における位相遅れは第１図の装置に比べ
て半分となり、安定に制御可能な最高周波数Ｆｃが２倍
となる。

発明の効果 以上の説明から明らかなように、本発明の速度制御装置
は、キャプスタンモータ１などに代表される制御対象の
速度に依存した周期を有する速度信号の周期毎のインタ
ーバルを計測して、該計測区間における平均測定値とし
て出力する平均速度計測手段（実施例ではカウンタ９に
よって平均速度計測手段を実現しているが、マイクロプ
ロセッサのプログラムとデータメモリとの組み合わせな
どによってもこれを実現することができる。）と、各計
測時点における平均測定値とそれ以前の測定値から該計
測時点における瞬時値を推定して該推定値から得られる
推定誤差データを出力する速度誤差推定手段（速度誤差
推定ブロック１０）と、前記推定誤差データに基づいて
前記制御対象を駆動する駆動手段（モータ駆動回路８）
を備えているので、これまで以上に高い周波数まで安定
に動作させ得る速度制御装置を実現でき、大なる効果を
奏する。

【図面の簡単な説明】

第１図は本発明の一実施例を示す速度制御装置のブロッ
クダイアグラム、第２図は第１図の装置の動作を説明す
るフローチャート、第３図は第１図の主要部の信号波形
図、第４図および第５図はそれぞれ本発明の別の実施例
を示すブロックダイアグラム、第６図は第５図の装置の
動作を説明するフローチャート、第７図は第５図の主要
部の信号波形図、第８図は従来例を示すブロックダイア
グラム、第９図は第８図の主要部の信号波形図、第１０
図は制御系の伝達関数を示したブロックダイアグラムで
ある。 １・・・・・・キャプスタンモータ、８・・・・・・モ
ータ駆動回路、９・・・・・・カウンタ、１０・・・・
・・速度誤差推定ブロック。 代理人の氏名　弁理士　中尾敏男　はか１名第２図 第３図 第８図 第９図

Claims (2)

【特許請求の範囲】
1. （１）制御対象の速度に依存した周期を有する速度信号
   の周期毎のインターバルを計測して、前記計測区間にお
   ける平均測定値として出力する平均速度計測手段と、各
   計測時点における平均測定値とそれ以前の測定値から前
   記計測時点における瞬時値を推定して前記推定値から得
   られる推定誤差データを出力する速度誤差推定手段と、
   前記推定誤差データに基づいて前記制御対象を駆動する
   駆動手段とを具備してなる速度制御装置。
2. （２）制御対象の速度に依存した周期を有する速度信号
   の周期毎のインターバルを計測して、前記計測区間にお
   ける平均測定値として出力する平均速度計測手段と、各
   計測時点における平均測定値とそれ以前の測定値から、
   前記計測時点における瞬時値と前記計測時点以降の中間
   点における瞬時値を推定して各々の推定値から得られる
   第１の推定誤差データと第２の推定誤差データを出力す
   る速度誤差推定手段と、前記計測時点から前記中間点ま
   では前記第１の推定誤差データに基づき、それ以後は前
   記第２の推定誤差データに基づいて前記制御対象を駆動
   する駆動手段とを具備してなる速度制御装置。